一种低功率模拟数字转换器，其是将其内流水线级的交换电容式电路与运算放大器设计为闭合回路，且让运算放大器操作在线性稳定区中的未完全稳定状态（亦即不让运算放大器操作在回转的状态）。如此一来，不但可以确保流水线级不会产生有跟信号大小相关的失真源，从而使得运算放大器所产生的增益误差可以被看作是一个常数增益误差，藉此即可利用低硬件架构复杂度、低功耗与小面积的需求的数字背景校准单元来对流水线级所产生的原始数字信号进行校准，且又更可大幅地降低流水线级的运算放大器的频宽需求以降低功耗，却又不影响模拟数字转换器的整体效能。
【技术实现步骤摘要】
本专利技术涉及一种模拟数字转换器，且特别涉及一种低功率模拟数字转换器。
技术介绍
模拟数字转换器(analog to digital converter, ADC)的主要功效是把自然界的 模拟信号转换为例如数字信号处理器(digital signal processor, DSP)可以处理的数字 信号。由于现今无线通信与手持式装置的发展相当迅速，以至于具备有中高采样速度与中 高采样解析度特性的模拟数字转换器已被广泛地运用在其中。如此一来，为了要延长无线 通信与手持式装置的使用时间，如何降低所应用的模拟数字转换器整体的消耗功率，也随 即成为本专利技术相关领域的技术人员所欲琢磨的重点课题
技术实现思路
本专利技术提供一种模拟数字转换器，其包括第一流水线级、第二流水线级、快闪式模 拟数字转换器、合并单元，以及数字背景校准单元。第一流水线级用以接收并对一已采样及 保持过后的直流电压进行转换，藉以输出第一数字编码与第一残余电压。第二流水线级用 以接收并对所述第一残余电压进行转换，藉以输出第二数字编码与第二残余电压。所述第 一与所述第二流水线级皆包含交换电容式电路与运算放大器，其中交换电容式电路与运算 放大器构成闭合回路，且运算放大器操作在线性稳定区中的未完全稳定状态。快闪式模拟 数字转换器耦接第二流水线级，用以接收并对所述第二残余电压进行转换，藉以输出第三 数字编码。合并单元耦接第一与第二流水线级以及快闪式模拟数字转换器，用以接收并合 并所述第一、所述第二与所述第三数字编码，藉以输出原始数字信号。数字背景校准单元耦 接合并单元、第一与第二流水线级以及快闪式模拟数字转换器，用以接收所述原始数字信 号以及所述第一、第二和第三数字编码，并依据参考数字信号以及所述第一、第二和第三数 字编码，而对所述原始数字信号进行校准，藉以输出准确数字信号。 本专利技术提供另一种模拟数字转换器，其包括流水线级、快闪式模拟数字转换器、合 并单元，以及数字背景校准单元。流水线级用以接收并对一已采样及保持过后的直流电压 进行转换，藉以输出第一数字编码与残余电压。所述流水线级包含交换电容式电路与运算 放大器，其中交换电容式电路与运算放大器构成闭合回路，且运算放大器操作在线性稳定 区中的未完全稳定状态。快闪式模拟数字转换器耦接流水线级，用以接收并对所述残余电 压进行转换，藉以输出第二数字编码。合并单元耦接流水线级与快闪式模拟数字转换器，用 以接收并合并所述第一与所述第二数字编码，藉以输出原始数字信号。数字背景校准单元 耦接合并单元、流水线级以及快闪式模拟数字转换器，用以接收所述原始数字信号以及所 述第一与第二数字编码，并依据参考数字信号以及所述第一与第二数字编码，而对所述原 始数字信号进行校准，藉以输出准确数字信号。 本专利技术提供另一种模拟数字转换器，其包括流水线级、合并单元，以及数字背景校 准单元。流水线级用以接收并对一已采样及保持过后的直流电压进行转换，藉以输出第一5数字编码与残余电压后，再对所述残余电压进行转换，藉以进一步地输出第二数字编码。所 述流水线级包含交换电容式电路与运算放大器，其中交换电容式电路与运算放大器构成闭 合回路，且运算放大器操作在线性稳定区中的未完全稳定状态。合并单元耦接流水线级，用 以接收并合并所述第一与所述第二数字编码，藉以输出原始数字信号。数字背景校准单元 耦接合并单元与流水线级，用以接收所述原始数字信号以及所述第一与第二数字编码，并 依据参考数字信号以及所述第一与第二数字编码，而对所述原始数字信号进行校准，藉以 输出准确数字信号。 应了解的是，上述一般描述及以下具体实施方式仅为例示性及阐释性的，其并不 能限制本专利技术所欲主张的范围。附图说明 图1绘示为本专利技术一示范性实施例的流水线式模拟数字转换器(pipelined ADC) 的方块图。 图2绘示为本专利技术一示范性实施例的二阶式模拟数字转换器(two-st印ADC)的方 块图。 图3绘示为本专利技术一示范性实施例的循环式模拟数字转换器(cyclicADC)的方块图。主要元件符号说明100 :流水线式模拟数字转换器 101 :采样与保持单元 103、105:开关 107、109:流水线级 108a:交换电容式电路 108b:运算放大器 111 :快闪式模拟数字转换器 113 :参考模拟数字转换器 115:合并单元 117:数字背景校准单元 200 :二阶式模拟数字转换器 300 :循环式模拟数字转换器 Sai :输入模拟信号 fs :采样频率 DC:直流电压 fr :参考频率 Ref_code :参考数字信号 F_code、 S_code、 TH_code、 F—code' 、 F_code，，、 S—code' 、 S_code，，数字编码 ORG_code 、 ORG_code ， 、 ORG_code ":原始数字信号 ACC-code、 ACC_code， 、 ACC_code":准确数字信号 Vrl、Vr2、Vrl'、 Vrl":残余电压 现将详细参考本专利技术的几个示范性实施例，在附图中说明所述几个示范性实施例 的实例。另外，凡可能之处，在附图及实施例中使用相同标号的元件/构件代表相同或类似 部分。 图l绘示为本专利技术一示范性实施例的流水线式模拟数字转换器(pipelined ADC) 100的方块图。请参照图l，流水线式模拟数字转换器100包括采样与保持单元(sample and hold unit) 101、开关103与105、至少二个流水线级(pipelined stage) 107与109、快 闪式模拟数字转换器(flashADC) 111、参考模拟数字转换器113、合并单元115，以及数字背 景校准单兀(digital background calibration unit) 117。 在本示范性实施例中，采样与保持单元101用以接收输入模拟信号Sai，并依据采 样频率fs而对输入模拟信号Sai进行采样与保持，藉以输出已采样及保持过后的直流电压 DC。开关103的一端耦接采样与保持单元101，而开关103的另一端则耦接流水线级107。 开关103受控于采样频率fs，且用以将已采样及保持过后的直流电压DC提供给流水线级 107。 开关105的一端耦接采样与保持单元101，而开关105的另一端则耦接参考模拟数 字转换器113 。开关105受控于参考频率fr ，且用以将已采样及保持过后的直流电压DC提 供给参考模拟数字转换器113。其中，参考频率fr为采样频率fs的l/M倍(M为正整数)， 亦即fr = fs/M。参考模拟数字转换器113用以对由开关105所提供的已采样及保持过后 的直流电压DC进行模拟数字转换，藉以提供参考数字信号Ref_COde。 流水线级107用以接收并对由开关103所提供的已采样及保持过后的直流电压DC 进行转换，藉以输出数字编码F—code与残余电压(residuevoltage)Vrl。流水线级109用 以接收并对流水线级107所输出的残余电压Vrl进行转换，藉以输出数字编码S_Code与残 余电压Vr2。 在本示范性实施例中，流水线级107与109皆包含交换电容式电路(switched capacitor circuit) 108a与本文档来自技高网...
【技术保护点】
一种模拟数字转换器，其特征在于其包括：第一流水线级，用以接收并对已采样及保持过后的直流电压进行转换，藉以输出第一数字编码与第一残余电压；第二流水线级，用以接收并对所述第一残余电压进行转换，藉以输出第二数字编码与第二残余电压，其中所述第一与所述第二流水线级皆包含：交换电容式电路；以及运算放大器，其与所述交换电容式电路构成闭合回路，且操作在线性稳定区中的未完全稳定状态；快闪式模拟数字转换器，耦接所述第二流水线级，用以接收并对所述第二残余电压进行转换，藉以输出第三数字编码；合并单元，耦接所述第一与所述第二流水线级以及所述快闪式模拟数字转换器，用以接收并合并所述第一、所述第二与所述第三数字编码，藉以输出原始数字信号；以及数字背景校准单元，耦接所述合并单元、所述第一与所述第二流水线级以及所述快闪式模拟数字转换器，用以接收所述原始数字信号以及所述第一、所述第二与所述第三数字编码，并依据参考数字信号以及所述第一、所述第二与所述第三数字编码，而对所述原始数字信号进行校准，藉以输出准确数字信号。
【技术特征摘要】
【专利技术属性】
技术研发人员：林冠谕，洪棕顺，
申请(专利权)人：财团法人工业技术研究院，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。