一种可校准的比较装置及使用其的模拟数字转换器制造方法及图纸

一种比较装置及使用比较装置的模拟数字转换器，包括第一及第二比较器、短切开关单元、积化和差调制单元、第一及第二补偿单元。短切开关单元于第一期间分别传送第一及第二信号至第一比较器的两输入端，且于第二期间将第一及第二信号反向。积化和差调制单元比较平行的两比较器的比较结果，且依据短切开关单元操作状态，产生数字句柄给比较器。第一及第二补偿单元依据数字句柄及步阶值来调整比较器的临界电压，以校准两比较器的偏移电压。

【技术实现步骤摘要】

本专利技术是关于一种比较装置以及使用其的模拟数字转换器，其为可适性的背景式校准装置。
技术介绍
随着通讯网络频宽不断地增加，使得前端模拟数字转换器(analog-to-digital converter, ADC)的转换率必须不断地4是升，来达到整体系统的需求。快闪模拟数字转换器(flash ADC)为最常被使用来实现高速取样的模拟数字转换器的架构。图1为快闪模拟数字转换器的电路图。请参照图1,快闪模拟数字转换器100包含2L1个比较器，用以将取样信号Vi与不同的参考电压Vr进行比较，且快闪模拟数字转换器亦包含编码器110，其执行万兹泡预防(bubble prevent ion)及转换温度码(thermal code)为二进制码。快闪模拟数字转换器100其本身的限制包含有参考阶梯阻值的制程变异、2-1信号路径之间不协调、以及比较器内临界电压不协调等问题。在适度精确度下，例如6~8位，参考阶梯阻值的制程变异并非影响模拟数字转换器100的运作的主要问题。而在比较器阵列之前配置前端专用的追踪与保持放大器(track-and-hold amplifier),也可以解决信号传播延迟不协调的问题以及选通频率信号(strobe clock s ignal)的同步问题。一4殳而言，比较器包含有前置放大器(preamplifier)及闩锁器(latch)。其一解决比较器间临界电压不协调问题的方式为扩大前置放大器的尺寸，以使比较器能于闩锁器之前即获得足够的累进增益(accumulative gain)，进而降低闩锁器内偏移电压(offset voltage)的影响。图2为应用于快闪模拟数字转换器的背景式比较器偏移校准技术的电路图，其揭示于美国专利公告号第7, 064, 693号专利案。请参照图2，随机式短切比较器(random cho卯ing comparator) 200包含有比较器210及断路器(chopper) CHP1 ~CHP2，其中比较器210的偏移电压Vos为未知的。断路器CHP1 ~ CHP2分别有两种状态在顺向状态时，输入信号Vi及Vr分别连4妄至比较器210的两输入端，而比较器210所输出的数字信号Di即为输出信号Dc;在逆向状态时，输入信号Vi及Vr反向，且二者分别连接至比较器210的两输入端，此时比较器210所输出的数字信号M亦反相，且作为输出信号Dc。其中，断路器CHPl及CHP2受控于一随机序列q[k],此随机序列产生顺向信号跟逆向信号的机率分别为50%。在此专利案中定义了相关变量U，，，其可用来校准偏移电压Vos。当输出信号Dc为'T，且q[k]为顺向时，相关变数U，，为+l。当输出信号Dc为T且q[k]为逆向时，相关变数U为-1。而当输出信号Dc为0时，相关变数U，，为0。通过断路器CHP1及CHP2之间的运作，校准处理器220会累加此相关变量U，而此相关变量U的累加可以反映出偏移电压Vos的值，以及可估测出偏移电压Vos的极性。藉此，校准处理器220便以微小固定量来增加或者减少偏移电压Vos,藉以校准偏移电压Vos。上述专利案所揭示的校准技术为背景式数字校准方法，因而所需的模拟元件花费较少。然而，此校准技术为基于统计的基础，其所需的输入信号须符合不变动的统计量，且其达到稳态运作状态的时间亦较为緩慢。为了减少功率的消耗，发展具有校准功能的高速模拟数字转换器为必然的趋势。
技术实现思路
本专利技术提供一种可校准的比较装置及使用其的模拟数字转换器。此比较装置无须设想输入信号的统计量，即可校准比较器的偏移电压，并且进行比较功能的运作。此比较装置适用于高速模拟数字转换器，尤其是快闪模拟数字转换器。采用上述比较装置的模拟数字转换器于实现上的尺寸可最小化，以寻求较低的功率消耗，且能在数字领域中以可适性背景式校准技术来探讨及处理模拟准确性问题。此外，此模拟数字转换器具有较短的稳定时间，使得模拟數字转换器在面对制程、电压以及温度变异(PVT variation)时能有更强健的表现。本专利技术提出 一种可校准的比较装置。比较装置包括第 一及第二比较器、短切开关单元、积化和差调制单元以及第一及第二补偿单元。第一比较器将其第一输入端的信号与其第二输入端的信号进行比较，并产生第一比较结果。在第一期间，短切开关单元分別传送第一及第二信号至第一比较器的第一及第二输入端，而在第二期间，短切开关单元分别传送第一及第二信号至第一比较器的第二及第一输入端。第一补偿单元依据第一数字句柄(DataCommunications Channel)以及步阶值，补偿第三信号，此第三信号为从短切开关单元输出至第一比较器的第一输入端的信号。第二比较器将第二信号与补偿信号进行比较，并产生第二比较结果。第二补偿单元依据第二信号句柄以及步阶值，补偿第一信号，并且据以产生上述的补偿信号。积化和差调制单元依据短切开关单元的运作状态，计算第一比较结果与第二比较结果之间的差分码，并且产生第一数字句柄及第二数字句柄，藉以补偿第一及第二比较器的偏移电压。本专利技术还提供一种可校准的模拟数字转换器。此模拟数字转换器包括上述的比较装置。本专利技术的可校准的比较装置以及使用其的模拟数字转换器为观察两具相同输入信号的比较器所解析出的比较结果，并采用积化和差调制单元从错误码样本中撷取信息，其中错误码样本意指比较器解析出不同的比较结果。接着，依据积化和差调制单元的输出(亦即数字句柄)，来调整比较器的临界电压，进而消除比较器的偏移电压，并进行比较功能的运作。而采用上述比较装置的模拟数字转换器可以降低高速转换器的功率消耗与转换准确度之间取舍的交换程度。为让本专利技术的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。附图说明图1为快闪模拟数字转换器的电路图。图2为传统背景式比较器偏移校准技术的电路图。图3A为具有相同输入信号及参考电压的两比较器的电路图。图3B为具有偏移电压的比较器的输出信号对输入信号影响的示意图。图4为本专利技术的一实施例的比较装置的电路图。图5A为本专利技术的一实施例于第一期间比较器的临界电压变化的示意图。图5B为本专利技术的一实施例于第二期间比较器的临界电压变化的示意图。图6A为本专利技术的一实施例的模拟数字转换器的电路图。图6B为本专利技术实施例图6A中模拟数字转换器的时序图。[主要元件标号说明]Vr、 VREF:参考信号Vi、 VIN:输入信号Vos、 VS1、 VS2、 Vosl、 Vos2:偏移电压 Strobe:选通信号 CHP1 CHP2:断路器 q[k]:随机序列Dc、 C1 C2、 DT一1 ~DT—2N-1:输出信号VI、 V2、 Sl、 Sl， 、 VI， 、 D_out:信号VC1、 Ve2:补偿值DCC—1、 DCC-2:数字句柄D一l、 D_2:比较结果De:差分码CH、 CH—0~CH —2:控制信号△ V/2:步阶值Vth—l~Vth-2:临界电压Vos—AVG:临界偏量Vref-1~ Vref —2N-1:参考电压CA_0-CA—2N-1:开关信号S—0~S_2N-1、 SW_0~SW_2N-1:开关100、 600:模拟数字转换器110:解码器200、 310、 320、 CMP-0-CMP—2N-1:比较本文档来自技高网...

【技术保护点】
一种可校准的比较装置，包括：　第一比较器，具有第一输入端、第二输入端及输出端，该输出端产生第一比较结果；　短切开关单元，在第一期间分别传送第一信号及第二信号至该第一比较器的该第一输入端及该第二输入端，且在第二期间分别传送该第一信 号和该第二信号至该第一比较器的该第二输入端及该第一输入端，其中该短切开关单元依据控制信号而切换该第一期间及该第二期间的操作状态；　第一补偿单元，耦接于该短切开关单元与该第一比较器的该第一输入端之间，依据第一数字句柄及步阶值，补偿第三信 号，而该第三信号为从该短切开关单元输出至该第一比较器的该第一输入端；　积化和差调制单元，依据该短切开关单元的操作状态，计算该第一比较结果与第二比较结果之间的差分码，并产生该第一数字句柄及第二数字句柄；　第二比较器，具有第一输入端 、第二输入端及输出端，该第一输入端接收补偿信号，该第二输入端接收该第二信号，且该输出端产生该第二比较结果；以及　第二补偿单元，耦接该积化和差调制单元与该第二比较器的该第一输入端之间，依据该第二数字句柄和该步阶值，补偿该第一信号，并产生 该补偿信号。...

【技术特征摘要】
US 2007-12-31 11/967,2581. 一种可校准的比较装置，包括第一比较器，具有第一输入端、第二输入端及输出端，该输出端产生第一比较结果；短切开关单元，在第一期间分别传送第一信号及第二信号至该第一比较器的该第一输入端及该第二输入端，且在第二期间分别传送该第一信号和该第二信号至该第一比较器的该第二输入端及该第一输入端，其中该短切开关单元依据控制信号而切换该第一期间及该第二期间的操作状态；第一补偿单元，耦接于该短切开关单元与该第一比较器的该第一输入端之间，依据第一数字句柄及步阶值，补偿第三信号，而该第三信号为从该短切开关单元输出至该第一比较器的该第一输入端；积化和差调制单元，依据该短切开关单元的操作状态，计算该第一比较结果与第二比较结果之间的差分码，并产生该第一数字句柄及第二数字句柄；第二比较器，具有第一输入端、第二输入端及输出端，该第一输入端接收补偿信号，该第二输入端接收该第二信号，且该输出端产生该第二比较结果；以及第二补偿单元，耦接该积化和差调制单元与该第二比较器的该第一输入端之间，依据该第二数字句柄和该步阶值，补偿该第一信号，并产生该补偿信号。2. 根据权利要求1所述的比较装置，其中该积化和差调制单元包括 第一乘法器，耦接该第一比较器的该输出端，依据该控制信号，输出该第 一 比较结果或经反相的该第 一 比较结果；第一计算器，计算该第一乘法器的输出与该第二比较结果之间的该差分码；第二乘法器，依据该控制信号，输出该差分码或经反相的该差分码； 第一累加器，累加该第二乘法器的输出，并输出该第一数字句柄；以及 第二累加器，累加该差分码，并输出该第二数字句柄。3. 根据权利要求1所述的比较装置，其中该第一补偿单元包括 第三乘法器，将该第一数字句柄乘上该步阶值，并输出第一补偿值；以及第二计算器，将该第三信号减去该第一补偿值，产生经调整的该第三信 号至该第一比较器的该第一输入端。4. 根据权利要求l所述的比较装置，其中该第二补偿单元包括 第四乘法器，将该第二数字句柄乘上该步阶值，并输出第二补偿值；以及第三计算器，该第一信号加上该第二补偿值，并产生该补偿信号至该第 二比较器的该第一输入端。5. 根据权利要求1所述的比较装置，还包括 控制单元，提供该...

【专利技术属性】
技术研发人员：仇云，刘文博，鲜思康，
申请(专利权)人：财团法人工业技术研究院，
类型：发明
国别省市：71[中国|台湾]