内存信号阻抗匹配装置制造方法及图纸

一种内存信号阻抗匹配装置，包括若干排阻及一开关装置，排阻一侧的若干引脚与内存插槽的控制信号引脚及地址信号引脚固定相连，排阻的另一侧的若干引脚悬空，开关装置用来将排阻悬空的引脚与一主板上的电压源接通或断开。本发明专利技术内存信号阻抗匹配装置根据主板上安装的内存的类型将排阻的悬空引脚悬空或连接主板上的电压源，从而完成不同类型的内存的阻抗匹配。

【技术实现步骤摘要】

本专利技术涉及一种内存信号阻抗匹配装置。
技术介绍
阻抗匹配方法被广泛应用于电子通信领域中，用于使所有高频微波信号皆能传输至负载而不会有信号反射回源点，从而减少信号的衰减，抑制噪声干扰，达到提高信息传输效率及质量的目的。随着科技的发展，DDR3内存的使用越来越广泛，然而DDR2内存也没有完全被淘汰。现有的DDR2内存信号的阻抗匹配方法是在主板上将内存插槽的控制信号及地址信号引脚通过一电阻连接到0.9V电压源，而DDR3内存则内置有匹配电路，所述DDR3内存的控制信号引脚及地址信号引脚通过所述内置的匹配电路连接至0.75V电压源，从而完成DDR3内存信号的阻抗匹配。对于现有的一些能同时支持DDR2内存及DDR3内存的主板，则是将内存插槽的控制信号引脚及地址信号引脚通过一电阻连接到0.9V电压源进行阻抗匹配。也就是说，如果在这种主板上插接DDR3内存时，DDR3内存的控制信号及地址信号则经过了两次阻抗匹配，从而会导致控制信号及地址信号的可靠度下降。
技术实现思路
鉴于以上内容，有必要提供一种可根据主板上安装的内存类型改变内存信号的阻抗匹配方法的内存信号阻抗匹配装置。一种内存信号阻抗匹配装置，包括：若干排阻，所述若干排阻一侧的若干引脚与一主板上内存插槽的控制信号引脚及地址信号引脚固定相连，所述若干排阻的另一侧的若干引脚悬空；及一开关装置，所述开关装置用来将所述若干排阻悬空的引脚与一电压源接通或断开。一种内存信号阻抗匹配装置，包括：若干电阻，所述若干电阻的第一引脚与一主板上内存插槽的控制信号引脚及地址信号引脚相连；及一开关装置，所述开关装置连接于一电压源与所述若干电阻的第二引脚之间；当所述内存插槽上安装DDR2内存时，所述开关装置导通，以接通所述若干电阻与电压源；当所述内存插槽上安装DDR3内存时，所述开关装置断开，以断开所述若干电阻与电压源。本专利技术内存信号阻抗匹配装置在所述主板上安装了DDR2内存时通过所述开关装置连接所述若干排阻的悬空引脚与所述主板的电压源，而在所述主板上安装了DDR3内存时使得所述每一排阻的四个悬空引脚悬空，从而完成不同内存类型的内存信号的阻抗匹配。-->附图说明图1是本专利技术内存信号阻抗匹配装置的较佳实施方式的剖视图。图2是本专利技术内存信号阻抗匹配装置的较佳实施方式的俯视图。图3是本专利技术内存信号阻抗匹配装置另一较佳实施方式的示意图。具体实施方式下面参照附图结合具体实施方式对本专利技术做进一步的描述。请参考图1及图2，本专利技术内存信号阻抗匹配装置用来根据一主板100上内存插槽上安装的内存类型，如DDR2或者DDR3，来改变内存信号的阻抗匹配的方式。所述内存信号阻抗匹配装置的较佳实施方式包括若干排阻10及一开关装置70。所述若干排阻10排成一排，所述若干排阻10的一侧的若干引脚102分别与所述内存插槽上的控制信号引脚及地址信号引脚相连，所述若干排阻10的另一侧的若干引脚103悬空。所述开关装置70包括一压片20及一卡固装置50。所述压片20紧贴设置于若干排阻10靠近其悬空引脚103的一侧的表面上。所述压片20的两端部均设置有一第一通孔22。所述卡固装置50包括两螺丝30及两螺母40。所述主板100于所述压片20的两个第一通孔22相对应的位置设置有两个第二通孔120。每一螺丝30用于依次穿过所述第二通孔120及第一通孔22，并通过所述螺母40将所述压片20固定于所述排阻10的表面。所述主板100于每一排阻10悬空的各个引脚103相对应的位置设置有一电源焊盘110，所述电源焊盘110与所述主板100的0.9V电压源相连通。下面对本专利技术内存信号阻抗匹配装置的使用过程进行说明。当主板100的内存插槽上安装的内存的类型为DDR3时，每一排阻10的不与所述内存插槽上的控制信号引脚或地址信号引脚相连的引脚103悬空。由于所述DDR3内存内部集成了一阻抗匹配电路，即所述DDR3内存信号的阻抗匹配是通过其阻抗匹配电路完成的，而不通过所述主板100上的排阻10连接到0.9V电压源来完成。当主板100的内存插槽上安装的内存的类型为DDR2时，调整所述压片20的位置使得所述压片20紧压所述若干排阻10，从而使得每一排阻10的悬空引脚103均接触所述电源焊盘110，以使得所述每一排阻10的悬空引脚103与所述主板100的0.9V电压源相连通。如此DDR2内存信号的阻抗匹配则是通过所述主板100上的排阻10连接到所述主板100的0.9V电压源来完成的。请继续参考图3，本专利技术内存信号阻抗匹配装置的另一较佳实施方式包括若干电阻60及一开关装置70。所述若干电阻60的第一引脚与一内存插槽200的控制信号引脚及地址信号引脚相连，所述开关装置70的一端与一0.9V电压源80相连，另一端与所述若干电阻60的第二引脚相连。当所述内存插槽200上安装DDR2内存时，导通所述开关装置70，即使得所述内存插槽200的控制信号引脚及地址信号引脚通过所述电阻60与所述0.9V电压源80相连以完成阻抗匹配；当所述内存插槽200上安装DDR3内存时，关断所述开关装置70，即使得所述DDR3内存通过集成在其内部的阻抗匹配电路完成内存信号的阻抗匹配，而不需要通过所述电阻60与0.9V电压源相连。-->本专利技术内存信号阻抗匹配装置在所述主板100上安装了DDR2内存时通过所述开关装置70连接所述主板100的电压源与所述若干排阻10的悬空引脚，而在所述主板100上安装了DDR3内存时使得所述每一排阻10的四个悬空引脚悬空，从而完成不同内存类型的内存信号的阻抗匹配，避免了当所述主板100上安装了DDR3内存时所述DDR3内存的控制信号及地址信号经过两次阻抗匹配而导致可靠度下降。-->本文档来自技高网...

【技术保护点】
一种内存信号阻抗匹配装置，包括：若干排阻，所述若干排阻一侧的若干引脚与一主板上内存插槽的控制信号引脚及地址信号引脚固定相连，所述若干排阻的另一侧的若干引脚悬空；及一开关装置，所述开关装置用来将所述若干排阻悬空的引脚与一电压源接通或断开。

【技术特征摘要】
1.一种内存信号阻抗匹配装置，包括：若干排阻，所述若干排阻一侧的若干引脚与一主板上内存插槽的控制信号引脚及地址信号引脚固定相连，所述若干排阻的另一侧的若干引脚悬空；及一开关装置，所述开关装置用来将所述若干排阻悬空的引脚与一电压源接通或断开。2.如权利要求1所述的内存信号阻抗匹配装置，其特征在于：所述电压源为一0.9V电压源。3.如权利要求1所述的内存信号阻抗匹配装置，其特征在于：所述开关装置包括一压片及一卡固装置，所述压片紧贴设置于所述若干排阻靠近悬空引脚一侧的表面上，所述卡固装置用于固定每一排阻使每一排阻悬空的各个引脚固定接触所述电压源。4.如权利要求3所述的内存信号阻抗匹配装置，其特征在于：所述压片的两端均设置有一第一通孔，所述卡固装置包括两螺母及两螺丝，所述主板于所述压片的两个第...

【专利技术属性】
技术研发人员：欧光峰，
申请(专利权)人：鸿富锦精密工业深圳有限公司，鸿海精密工业股份有限公司，
类型：发明
国别省市：94[中国|深圳]