设备仿真支援装置、设备仿真支援方法、设备仿真支援电路及信息处理装置制造方法及图纸

访问监视部（１１）从由ＣＰＵ（１）向周边设备（３）输出的访问信号中获取包含与监视地址设定部（１０）中存储的地址相一致的地址的访问信息，访问判断部（１３）将从访问监视部（１１）接收到的访问信息与访问存储部（１２）中存储的前一次的访问信息进行比较，当接收到的访问信息与前一次的访问信息不同时，将获取的访问信息存储至访问存储部（１２），并且向例外发生部（１４）请求发送例外发生通知，当接收到的访问信息与前一次的访问信息相同时，将访问存储部（１２）中存储的前一次的访问信息从比较对象中除去。通过此结构，能够削减仿真时的处理量，从而能够有效率地进行周边装置的仿真。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种使在软件执行过程中所利用的周边装置的仿真(emulation)容 易的设备仿真支援装置(device emulation support apparatus)、设备仿真支援方法及设 备仿真支援电路、以及与具备该设备仿真支援装置的信息处理装置。
技术介绍
信息处理装置所执行的程序利用信息处理装置所具备的1个以上的设备(周边装 置)而运行。因此，以指定的信息处理装置为前提而创建的程序，在处理对象设备不存在 时，或者尽管存在与处理对象设备同种的设备但控制的方法或规格不同时，将无法正常运 行。在这种情况下，如果不用改变程序就能够进行处理对象设备的仿真，则能够在不同于指 定的信息处理装置的其他信息处理装置中利用该程序。一般而言，在中央处理器(central processing unit, CPU)的地址空间内配置设 备的控制寄存器，通过CPU操作控制寄存器，使对象设备运行。S卩，CPU对对象设备的控制 寄存器的地址进行写入(write)或读取(read)。因此，为了用软件来仿真设备，必须捕获 (trap)从CPU对指定的地址、即对仿真对象设备的控制寄存器的地址的访问。所谓仿真对 象设备，是指虽然作为软件处理对象但实际上不存在的设备。作为捕获对指定地址的访问的一般方法，有一种利用存储器空间的保护功能的方 法。即，通过禁止对捕获的地址进行读取和写入，使在对该地址进行访问时发生例外。通过 以例外处理(exception handler)为契机开始仿真，在仿真结束后恢复到原始程序，由此， 不用变更该程序就能进行设备的仿真。而且，有一种总线监视装置(bus monitoring device)，通过监视流经总线的信号 来检测从CPU对指定地址空间的访问(例如，参照专利文献1)。总线监视装置监视流经总 线的各种信号，当检测到与所设定的条件一致的信号时，让CPU发生中断(interrupt)。由 此，能够捕获到从CPU对指定地址的访问。通过由软件取代设备来进行作为仿真对象的设备所执行的处理，能够进行设备的 仿真。为了由软件取代设备来进行处理，在捕获了对对象设备的控制寄存器的访问后，必须 了解该访问是怎样的访问，即必须获取所访问的内容。例如，当作为仿真对象的设备是直接 存储器访问(Direct Memory Access，DMA)，设备所进行的处理是存储器复制时，进行仿真 的软件获取复制对象数据被存储的存储器上的地址等处理所需要的信息。以下，将作为仿 真对象的设备的控制寄存器表述为“虚拟寄存器(virtual register)当对虚拟寄存器的访问为数据的写入时，进行仿真的软件分析捕获到的指令(写 入指令)的内容，并指定保持要写入的数据的运算寄存器。而且，进行仿真的软件还进行从 指定的运算寄存器获取数据并将所获取的数据写入对象地址的处理。当对虚拟寄存器的访问为数据的读取时，进行仿真的软件分析捕获到的指令(读 取指令)的内容，并指定读取的数据的保存目的地(运算寄存器及存储器等)。而且，进行仿真的软件还进行将读取的数据存储至保存目的地的处理。但是，在以往的技术中，由于每次捕获对控制寄存器的访问，进行仿真的软件都要 对所捕获的访问内容进行分析以获取所需要的数据，因此须执行多条指令，从而存在处理 量增加的问题。专利文献1 日本专利公开公报特开2006-113906号
技术实现思路
本专利技术是为了解决上述问题，其目的在于提供一种能够削减仿真时的处理量，从 而可以有效率地进行周边装置的仿真的设备仿真支援装置、设备仿真支援方法、设备仿真 支援电路及信息处理装置。本专利技术所提供的设备仿真支援装置，经由总线与通过使例外发生来执行仿真处理 的CPU可通信地连接，其包括监视地址存储部，将与仿真对象的周边装置对应的地址作为 监视的对象来加以存储；访问监视部，监视从所述CPU对所述周边装置的访问，并从具有 包含与作为访问对象的周边装置对应的地址的访问信息且从所述CPU向所述周边装置输 出的访问信号中，获取包含与所述监视地址存储部中所存储的地址相一致的地址的访问信 息；访问存储部，存储由所述访问监视部获取的访问信息；读取数据存储部，当所述访问是 表示读取数据的读取访问时，暂时存储从所述周边装置读取的数据；例外发生部，将用于使 所述CPU发生例外的所述例外发生通知发送给所述CPU ；访问判断部，接收由所述访问监视 部获取的访问信息，将接收到的访问信息与所述访问存储部中存储的前一次的访问信息进 行比较，当接收到的访问信息与前一次的访问信息不同时，将所述获取的访问信息存储至 所述访问存储部，并且向所述例外发生部请求发送所述例外发生通知，当接收到的访问信 息与前一次的访问信息相同时，将所述访问存储部中存储的前一次的访问信息从比较对象 中除去；以及访问完成部，当由所述访问监视部监视的访问为所述读取访问时，向所述CPU 输出所述读取数据存储部中存储的数据并指示所述CPU完成所述读取访问，当由所述访问 监视部监视的访问为表示写入数据的写入访问时，指示所述CPU完成所述写入访问。根据此结构，与仿真对象的周边装置对应的地址作为监视的对象被存储在监视地 址存储部中。从CPU对周边装置的访问得以监视，并从具有包含与作为访问对象的周边装 置对应的地址的访问信息且从CPU向周边装置输出的访问信号中，获取包含与监视地址存 储部中存储的地址相一致的地址的访问信息。在访问存储部中存储有所获取的访问信息。 而且，在读取数据存储部中，当访问为表示读取数据的读取访问时，暂时存储从周边装置读 取的数据。接收所获取的访问信息，并将接收到的访问信息与访问存储部中存储的前一次 的访问信息进行比较。当接收到的访问信息与前一次的访问信息不同时，所获取的访问信 息被存储至访问存储部，并且用于让CPU发生例外的例外发生通知被发送给CPU。另一方 面，当接收到的访问信息与前一次的访问信息相同时，访问存储部中存储的前一次的访问 信息被从比较对象中除去。当所监视的访问为读取访问时，向CPU输出读取数据存储部中 存储的数据并指示CPU完成读取访问。而且，当所监视的访问为表示写入数据的写入访问 时，指示CPU完成写入访问。S卩，当接收到的访问信息与访问存储部中存储的前一次的访问信息不同时，通过 让CPU发生例外来执行仿真处理。另一方面，当接收到的访问信息与访问存储部中存储的前一次的访问信息相同时，视为伴随例外结束的访问的再执行，如果访问为读取访问，将指 定的数据向CPU输出后，指示CPU完成读取访问，如果访问为写入访问，则直接指示CPU完 成写入访问。根据本专利技术，由于进行仿真的CPU不进行对所捕获的访问内容进行分析以获取所 需要的数据的处理，因此能够削减仿真时的处理量，从而能够有效率地进行周边装置的仿装置。通过以下详细的说明和附图，使本专利技术的目的、特征和优点更加明确。 附图说明图1是表示具备本专利技术实施方式1的设备仿真支援装置的信息处理装置的结构的 图。图2是用于说明本专利技术实施方式1的设备仿真支援装置工作的流程图。图3是表示本专利技术的实施方式1的设备仿真装置中所用的寄存器结构的一例的 图。图4是表示具备本专利技术实施方式1的设备仿真支援装置的信息处理装置的软件结 构的一例的图。图5是表示具备本专利技术实本文档来自技高网...

【技术保护点】
一种设备仿真支援装置，经由总线与通过使例外发生来执行仿真处理的ＣＰＵ可通信地连接，其特征在于包括：　　监视地址存储部，将与仿真对象的周边装置对应的地址作为监视的对象加以存储；　　访问监视部，监视从所述ＣＰＵ对所述周边装置的访问，并从具有包含与作为访问对象的周边装置对应的地址的访问信息且从所述ＣＰＵ向所述周边装置输出的访问信号中，获取包含与所述监视地址存储部中所存储的地址相一致的地址的访问信息；　　访问存储部，存储由所述访问监视部获取的访问信息；　　读取数据存储部，当所述访问是表示读取数据的读取访问时，暂时存储从所述周边装置读取的数据；　　例外发生部，将用于让所述ＣＰＵ发生例外的所述例外发生通知发送给所述ＣＰＵ；　　访问判断部，接收由所述访问监视部获取的访问信息，将接收到的访问信息与所述访问存储部中存储的前一次的访问信息进行比较，当接收到的访问信息与前一次的访问信息不同时，将所述获取的访问信息存储至所述访问存储部，并且向所述例外发生部请求发送所述例外发生通知，当接收到的访问信息与前一次的访问信息相同时，将所述访问存储部中存储的前一次的访问信息从比较对象中除去；以及　　访问完成部，当由所述访问监视部监视的访问为所述读取访问时，向所述ＣＰＵ输出所述读取数据存储部中存储的数据并指示所述ＣＰＵ完成所述读取访问，当由所述访问监视部监视的访问为表示写入数据的写入访问时，指示所述ＣＰＵ完成所述写入访问。...

【技术特征摘要】
【国外来华专利技术】JP 2008-5-28 2008-1391881.一种设备仿真支援装置，经由总线与通过使例外发生来执行仿真处理的CPU可通信 地连接，其特征在于包括监视地址存储部，将与仿真对象的周边装置对应的地址作为监视的对象加以存储；访问监视部，监视从所述CPU对所述周边装置的访问，并从具有包含与作为访问对象 的周边装置对应的地址的访问信息且从所述CPU向所述周边装置输出的访问信号中，获取 包含与所述监视地址存储部中所存储的地址相一致的地址的访问信息；访问存储部，存储由所述访问监视部获取的访问信息；读取数据存储部，当所述访问是表示读取数据的读取访问时，暂时存储从所述周边装 置读取的数据；例外发生部，将用于让所述CPU发生例外的所述例外发生通知发送给所述CPU ；访问判断部，接收由所述访问监视部获取的访问信息，将接收到的访问信息与所述访 问存储部中存储的前一次的访问信息进行比较，当接收到的访问信息与前一次的访问信息 不同时，将所述获取的访问信息存储至所述访问存储部，并且向所述例外发生部请求发送 所述例外发生通知，当接收到的访问信息与前一次的访问信息相同时，将所述访问存储部 中存储的前一次的访问信息从比较对象中除去；以及访问完成部，当由所述访问监视部监视的访问为所述读取访问时，向所述CPU输出所 述读取数据存储部中存储的数据并指示所述CPU完成所述读取访问，当由所述访问监视部 监视的访问为表示写入数据的写入访问时，指示所述CPU完成所述写入访问。2.根据权利要求1所述的设备仿真支援装置，其特征在于，还包括在所述访问存储部 存储被所述访问判断部作为比较对象的所述前一次的访问信息的期间抑制对所述CPU的 中断的中断抑制部。3.根据权利要求1或2所述的设备仿真支援装置，其特征在于，还包括接收从所述CPU 向所述周边装置输出的所述访问信号，判断是否向所述周边装置输出接收到的所述访问信 号的总线信号控制部，其中，所述访问监视部，将包含与所述监视地址存储部中存储的地址不一致的地址的访问信 息通知给所述总线信号控制部，所述总线信号控制部，当从所述访问监视部通知了所述访问信息时，向所述周边装置 输出具有该访问信息的所述访问信号。4.根据权利要求1至3中任一项所述的设备仿真支援装置，其特征在于所述CPU包含多个CPU，所述例外发生部只对所述多个CPU中预先决定的指定CPU发送所述例外发生通知。5.根据权利要求1至4中任一项所述的设备仿真支援装置，其特征在于所述访问信 息至少包含与作为访问对象的所述周边装置对应的地址、表示所述访问是所述读取访问及 所述写入访问中的哪一种的访问种类、以及当所述访问种类为所述写入访问时写入所述周 边装置的值。6.根据权利要求1至5中任一项所述的设备仿真支援装置，其特征在于所述CPU在接 收到由所述例外发生部输出的所述例外发生通知时，通过使例外发生来执行仿真处理，然 后，将与输出至所述周边装置的所述访问信号相同的访问信号再次向所述周边装置输出。7.一种设备仿真支援方法，其特征在于包...

【专利技术属性】
技术研发人员：天野克重，谷川忠雄，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]