存储器结构及其形成方法技术

一种存储器结构及其形成方法，其中方法包括：提供衬底，衬底包括若干有源区以及位于有源区两侧的隔离区；在有源区上依次形成第一子浮栅层以及控制栅介质层；以具有连接开口图案的第一光刻胶层为掩膜，刻蚀控制栅介质层至暴露出第一子浮栅层表面，形成连接开口；在控制栅介质层上形成控制栅层，且控制栅层填充满连接开口；以具有隔离开口图案的第二光刻胶层为掩膜，刻蚀控制栅层、控制栅介质层至暴露出第一子浮栅层表面，形成隔离开口、控制栅以及第二子浮栅层，控制栅和第二子浮栅层位于隔离开口两侧。在所述第一子浮栅层基础上增加了第二子浮栅层，增加了浮栅的厚度以及浮栅的刻蚀窗口，避免浮栅过薄导致的穿孔的情况以及电击穿的问题。

【技术实现步骤摘要】

本专利技术涉及半导体领域，尤其涉及一种存储器结构及其形成方法。

技术介绍

1、flash产品通常需要charge pump电路提供擦写电源，pump电路是利用“泵送电容”将电源电压升压至所需擦写电压。

2、电容是集成电路芯片中常用的无源器件，比如在一种etox flash器件中，为 了节省成本，用到pip电容( poly-insolator-poly)，具体为cg（控制栅）/ono（控制栅介质层）/fg（浮栅）构成的第一pip电容与fg（浮栅）/tunox（浮栅介质层）/sub-well（衬底）构成的第二pip电容叠加形成的poly-poly-sub stack结构。通过对fg（浮栅）、cg（控制栅）和sub-well（衬底）上加压，使得第一pip电容和第二pip电容并联得到更大的电容值。

3、然而，目前的存储器结构中的电容仍存在诸多问题。

技术实现思路

1、本专利技术解决的技术问题是如何提高存储器结构中的电容的性能。

2、为解决上述技术问题，本专利技术实施例提供一种存储器本文档来自技高网...

【技术保护点】

1.一种存储器结构的形成方法，其特征在于，包括：

2.如权利要求1所述的存储器结构的形成方法，其特征在于，所述第一子浮栅层的厚度范围为450埃至700埃，所述第二子浮栅层的厚度范围为1500埃至1900埃,所述控制栅的厚度范围为1950埃至2600埃。

3.如权利要求1所述的存储器结构的形成方法，其特征在于，刻蚀所述控制栅层的工艺为干法刻蚀，工艺参数为：刻蚀气体为CxFx、HBr、CL2、O2、Ar和He中的一种或多种组合，刻蚀气体流量为4sccm至220sccm，偏置电压为50 V至250V，刻蚀压强为5mTorr至60mTorr，刻蚀时间为8s至65s。...

【技术特征摘要】

1.一种存储器结构的形成方法，其特征在于，包括：

2.如权利要求1所述的存储器结构的形成方法，其特征在于，所述第一子浮栅层的厚度范围为450埃至700埃，所述第二子浮栅层的厚度范围为1500埃至1900埃,所述控制栅的厚度范围为1950埃至2600埃。

3.如权利要求1所述的存储器结构的形成方法，其特征在于，刻蚀所述控制栅层的工艺为干法刻蚀，工艺参数为：刻蚀气体为cxfx、hbr、cl2、o2、ar和he中的一种或多种组合，刻蚀气体流量为4sccm至220sccm，偏置电压为50 v至250v，刻蚀压强为5mtorr至60mtorr，刻蚀时间为8s至65s。

4.如权利要求1所述的存储器结构的形成方法，其特征在于，刻蚀所述隔离开口下的控制栅介质层的工艺为干法刻蚀，工艺参数为：刻蚀气体为cxfx、o2、ar和he中的一种或多种组合，刻蚀气体流量为4sccm至200sccm,偏置电压为0v至400v，刻蚀压强为4 mtorr 至40mtorr，刻蚀时间为6s 至33s。

5.如权利要求3所述的存储器结构的形...

【专利技术属性】
技术研发人员：申红杰，何应春，顾林，王虎，
申请(专利权)人：华虹半导体无锡有限公司，
类型：发明
国别省市：