半导体器件及其制作方法、存储系统、电子设备技术方案

本申请公开了一种半导体器件及其制作方法、存储系统、电子设备；其中，堆叠结构包括层叠且交替设置的多个绝缘层以及多个栅极功能层，堆叠结构还包括阵列区以及位于阵列区至少一侧的台阶区，堆叠结构在台阶区具有与多个栅极功能层分别对应设置的多个台阶；栅极隔离结构贯穿堆叠结构，并包括延伸至台阶区的第一子部；多个导电柱设置于台阶区，并贯穿堆叠结构；其中，各栅极功能层包括至少设置于阵列区的栅极部、设置于台阶处的第一连接部、以及连接于第一子部侧壁的第二连接部，第二连接部连接于第一连接部和栅极部之间，第一连接部与相对应的导电柱相连接；本申请可以简化工艺难度，并减小导电柱和栅极部之间的连接难度，提高半导体器件的良品率。

【技术实现步骤摘要】

本申请涉及半导体，尤其涉及一种半导体器件及其制作方法、存储系统、电子设备。

技术介绍

1、随着平面型闪存存储器的发展，半导体的生产工艺取得了巨大的进步。但是最近几年，平面型闪存的发展遇到了各种挑战：物理极限、现有显影技术极限以及存储电子密度极限等。在此背景下，为解决平面闪存遇到的困难以及追求更低的单位存储单元的生产成本，各种不同的三维(3d)闪存存储器结构应运而生，例如3d nor(3d或非)闪存和3d nand(3d与非)闪存。

2、其中，3d nand存储器以其小体积、大容量为出发点，将储存单元采用三维模式层层堆叠的高度集成为设计理念，生产出高单位面积存储密度，高效存储单元性能的存储器，已经成为新兴存储器设计和生产的主流工艺。

3、但是，在目前的存储器中，在栅极层的连接工艺中依然存在较大缺陷，需要进行改善。

技术实现思路

1、本申请实施例提供一种半导体器件及其制作方法、存储系统、电子设备，能够减小导电柱与栅极部的连接难度，简化工艺，提高良品率。

2、本申请实施例提供一种本文档来自技高网...

【技术保护点】

1.一种半导体器件，其特征在于，包括：

2.根据权利要求1所述的半导体器件，其特征在于，所述栅极功能层还包括设置于所述台阶区的层间介质部，且所述层间介质部邻接所述第一连接部和所述栅极部。

3.根据权利要求2所述的半导体器件，其特征在于，所述第二连接部邻接所述第一子部和所述层间介质部。

4.根据权利要求2所述的半导体器件，其特征在于，一所述栅极功能层中的所述第一连接部与另一所述栅极功能层中的所述层间介质部沿所述堆叠结构的堆叠方向上至少部分重叠设置。

5.根据权利要求2所述的半导体器件，其特征在于，所述第一连接部的厚度大于所述层间介质部的厚度。...

【技术特征摘要】

1.一种半导体器件，其特征在于，包括：

2.根据权利要求1所述的半导体器件，其特征在于，所述栅极功能层还包括设置于所述台阶区的层间介质部，且所述层间介质部邻接所述第一连接部和所述栅极部。

3.根据权利要求2所述的半导体器件，其特征在于，所述第二连接部邻接所述第一子部和所述层间介质部。

4.根据权利要求2所述的半导体器件，其特征在于，一所述栅极功能层中的所述第一连接部与另一所述栅极功能层中的所述层间介质部沿所述堆叠结构的堆叠方向上至少部分重叠设置。

5.根据权利要求2所述的半导体器件，其特征在于，所述第一连接部的厚度大于所述层间介质部的厚度。

6.根据权利要求1所述的半导体器件，其特征在于，所述第一子部沿第一方向延伸，所述第一方向为所述阵列区指向所述台阶区的方向，多个所述台阶包括沿第二方向排列的多个台阶组，所述第二方向与所述第一方向相交，各所述台阶组包括沿所述第一方向排列的多个所述台阶；

7.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括设置于所述阵列区并贯穿所述堆叠结构的沟道结构，所述栅极部连接于所述沟道结构和所述第二连接部之间。

8.根据权利要求7所述的半导体器件，其特征在于，所述栅极隔离结构还包括设置于所述阵列区内的第二子部，所述栅极部邻接所述沟道结构和所述第二子部。

9.根据权利要求8所述的半导体器件，其特征在于，所述栅极隔离结构还包括设置于所述阵列区和所述台阶区之间的第三子部，所述第三子部沿垂直于第一方向上的宽度大于所述第一子部沿垂直于所述第一方向上的宽度，所述第一方向为所述阵列区指向所述台阶区的方向，所述第三子部沿垂直于所述第一方向上的宽度大于所述第二子部沿垂直于所述第一方向上的宽度。

10.根据权利要求9所述的半导体器件，其特征在于，所...

【专利技术属性】
技术研发人员：赵祥辉，曾最新，张元露，章诗，张川，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：