【技术实现步骤摘要】
本专利技术涉及数据通讯，具体涉及一种高速总线配置电路、配置方法及通信方法。
技术介绍
1、高速总线是同步串行总线，是微处理器单元和外围设备之间进行通信的同步串行端口。高速总线系统可直接与各个厂家生产的多种标准外围器件直接连接。一般情况下该高速总线正常通信需要4根信号线，其中有从机选择信号线set、串行时钟信号线sclk、主机发送数据线tx和主机接收数据线rx。
2、在传统模式正常通信时，主机设备与每一个从机设备之间都有一根set信号线，主机设备通过set信号选择与哪个从机设备进行通信。系统中随着从机设备的增加，set信号线也随之增加，随着从机数量的增加，会增加主机设备mcu引脚的使用，增加了硬件电路的设计难度和pcb的布局；因此，从及设备数量不固定时，主机设备连接的set信号线的数量也无法确定。在实际应用中，存在某些应用场景下从机数量不固定的情况，设备处理器mcu引脚有限，这就导致传统方式存在一定弊端，限制了系统中的从机数量。
3、通过主机设备启动时钟信号发起通信，从机设备根据主机设备提供的时钟信号被动接收和发送数据，在传统的通信机制中，主机需要先启动时钟信号发送一帧报文，从机接收到报文后准备应答报文，然后主机第二次启动时钟信号发送一帧报文，从机接收到时钟信号同步把应答报文发送给主机设备，在一主多从的系统中切换从机时都需要进行两次通信。主机设备与某一个从机设备进行通信需要启动两次请求，在第二次请求时从机设备回复应答数据，主从设备间通信时间长，通信效率较低。
技术实现思路
1、针对现有技术的不足，本专利技术提供一种高速总线配置电路、配置方法及通信方法，优化了电路设计，保证主机设备启动时钟信号时发送请求数据时同步有从机设备返回响应数据，与传统全双工通信模式下的主从一对一通信机制相比，通信时间缩短50%，提高了通信效率。
2、本专利技术是通过如下技术方案实现的：
3、提供一种高速总线配置电路，包括1个主机设备和n个从机设备，主机设备和n个从机设备均连接在有时钟信号线sck、主机发送数据信号线tx和从机发送数据信号线rx组成的总线上；主机设备配置1个输出引脚gpioa，为从机设备提供使能信号；每个从机设备均配置2个gpio引脚，一个为输入引脚gpio1，为本机使能接收引脚，另一个为输出引脚gpio2，为使能输出引脚，为下一从机设备提供使能信号，主机设备和n个从机设备依次通过gpio引脚顺序相连；每个从机设备的rx接口处串联10ω的电阻匹配阻抗，并通过1kω电阻与3.3v正电压连接形成的上拉电路将从机设备发出的高电平信号钳位到高电平。
4、进一步的，主机设备的输出引脚gpioa与第1个从机设备的输入引脚gpio1相连，第i个从机设备的输出引脚gpio2与第i+1个从机设备的输入引脚gpio1相连。
5、一种高速总线配置电路的配置方法，包括以下步骤：
6、p1、主机设备给gpioa引脚输出一个反电平以使能第1个从机设备，此时i=1；
7、p2、第i个从机设备的gpio1输入引脚检测到电平跳变，通过第i个从机设备内部控制使能第i个从机设备高速总线收发功能，等待接收主机设备发送的配置信息；
8、p3、主机设备通过tx信号线发送第i个从机设备的配置信息报文，配置信息报文中包括第i个从机设备的地址，其中配置的第i个从机设备的地址号为i；
9、p4、第i个从机设备接收并解析步骤p3中的配置信息报文，将主机设备分配的地址号写入本地内存，并把包含本地设备类型的信息回复报文写入发送缓冲区，等待主机设备下一次起动数据访问时将信息回复报文发送给主机设备；
10、p5、主机设备再次通过tx信号线向第i个从机设备发送步骤p3描述的配置信息报文，通过rx信号线同步接收第i个从机设备发送的步骤p4中的信息回复报文；
11、p6、如果主机设备接收到步骤p5描述的信息回复报文，准备配置完成确认信息报文写入主机发送缓冲区，等待下次时钟起动时执行步骤p7；如果主机设备未接收到步骤p5描述的信息回复报文，则返回执行步骤p5，同时记录返回执行步骤p5的次数m，当m>d时，主机设备默认所有从机设备均已配置完成，至此结束配置，d>1；
12、p7、主机设备通过tx信号向第i个从机设备发送配置完成确认信息报文；
13、p8、第i个从机设备接收到步骤p7描述的配置完成确认信息报文后，确保总线空闲后，通过第i个从机设备内部控制去使能从机设备i高速总线收发功能，同时给gpio2引脚输出一个反电平；
14、p9、第i+1个从机设备检测到gpio1输入引脚的电平跳变，通过第i+1个从机设备内部控制使能第i+1个从机设备的高速总线收发功能，等待接收主机设备发送的配置信息；
15、p10、使i增加1，顺序执行步骤p3-p9。
16、进一步的，主机设备对从机设备配置过程中，每一时刻至多有唯一一个从机设备高速总线收发功能被使能，避免其他从机设备向rx信号线发送数据干扰主机接收数据。
17、一种使用高速总线配置方法的高速总线通信方法，从机设备配置完成进入正常访问阶段，主机访问从机设备的过程包括以下步骤：
18、t1：主机设备以50μs的定时间隔启动定时器，在定时器中断中通过tx信号线向外发送数据用于访问从机设备，访问从机设备的顺序按照配置的地址号从小到大依次循环访问；
19、t2：主机设备给gpioa引脚输出一个反电平以通知第i个从机设备主机将要访问第i个从机设备，此时i=1；
20、t3：第i个从机设备检测到gpio1输入引脚的电平跳变，通过第i个从机设备内部控制使能第i个从机设备的高速总线收发功能，等待接受主机设备发送的请求数据报文；
21、t4：主机设备进入定时器中断，通过tx信号线向第i个从机设备发送请求数据报文；
22、t5：第i个从机设备通过tx总线接收到主机发送的请求数据报文后，解析数据并准备响应数据报文写入缓存，等待主机下一个定时器周期内时钟信号起动时发送给主机设备；同时，第i个从机设备给gpio2引脚输出一个反电平；
23、t6：第i+1个从机设备检测到gpio1输入引脚的电平跳变，通过第i+1个从机设备内部控制使能第i+1个从机设备的高速总线收发功能，等待接收主机设备发送的请求数据报文；
24、t7：主机设备进入定时器中断，通过tx信号线向第i+1个从机设备发送请求数据报文；
25、t8：第i个从机设备在主机设备向第i+1个从机设备发送请求数据报文的同时，通过rx信号线向主机设备发送步骤t5描述的响应数据，等待发送完成后，内部控制去使能第i个从机设备的高速总线收发功能；
26、t9：使i增加1，当i≤n时，顺序执行步骤t5-t8；当i>n时，执行步骤t2。
27、进一步的，在正常通信过程中有两个从机设备被使能了高速总线收发功能，两本文档来自技高网...
【技术保护点】
1.一种高速总线配置电路，其特征在于：包括1个主机设备和N个从机设备，主机设备和N个从机设备均连接在有时钟信号线SCK、主机发送数据信号线TX和从机发送数据信号线RX组成的总线上；主机设备配置1个输出引脚GPIOa，为从机设备提供使能信号；每个从机设备均配置2个GPIO引脚，一个为输入引脚GPIO1，为本机使能接收引脚，另一个为输出引脚GPIO2，为使能输出引脚，为下一从机设备提供使能信号，主机设备和N个从机设备依次通过GPIO引脚顺序相连；每个从机设备的RX接口处串联10Ω的电阻匹配阻抗，并通过1kΩ电阻与3.3V正电压连接形成的上拉电路将从机设备发出的高电平及不确定电平信号钳位到高电平。
2.根据权利要求1所述的高速总线配置电路，其特征在于：主机设备的输出引脚GPIOa与第1个从机设备的输入引脚GPIO1相连，第i个从机设备的输出引脚GPIO2与第i+1个从机设备的输入引脚GPIO1相连。
3.一种权利要求1所述的高速总线配置电路的配置方法，其特征在于：包括以下步骤：
4.根据权利要求3所述的高速总线配置电路的配置方法，其特征在于：主机设备
5.一种使用权利要求3所述的配置方法的高速总线通信方法，其特征在于：从机设备配置完成进入正常访问阶段，主机访问从机设备的过程包括以下步骤：
6.根据权利要求1所述的高速总线通信方法，其特征在于：在正常通信过程中有两个从机设备被使能了高速总线收发功能，两个从机设备同时接收主机发送的数据报文，但只有一个从机设备同步向主机设备发送响应报文。
...【技术特征摘要】
1.一种高速总线配置电路，其特征在于：包括1个主机设备和n个从机设备，主机设备和n个从机设备均连接在有时钟信号线sck、主机发送数据信号线tx和从机发送数据信号线rx组成的总线上；主机设备配置1个输出引脚gpioa，为从机设备提供使能信号；每个从机设备均配置2个gpio引脚，一个为输入引脚gpio1，为本机使能接收引脚，另一个为输出引脚gpio2，为使能输出引脚，为下一从机设备提供使能信号，主机设备和n个从机设备依次通过gpio引脚顺序相连；每个从机设备的rx接口处串联10ω的电阻匹配阻抗，并通过1kω电阻与3.3v正电压连接形成的上拉电路将从机设备发出的高电平及不确定电平信号钳位到高电平。
2.根据权利要求1所述的高速总线配置电路，其特征在于：主机设备的输出引脚gpioa与第1个从机设备的输入...
【专利技术属性】
技术研发人员：王岩，袁全，张开强，杨帅，刘晶，张博，郭爽爽，孔令峰，赵慧伟，谢元宇，
申请(专利权)人：济宁科力光电产业有限责任公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。