FLOTOX型EEPROM制造技术

在Ｗ单元方式的ＦＬＯＴＯＸ型ＥＥＰＲＯＭ的设计中，由于微型化的缘故，存在必须精心设计单元的布局的这一课题。因此，为了设计出Ｗ单元方式的ＦＬＯＴＯＸ型ＥＥＰＲＯＭ，设置：成对的２个浮栅（２５ａ、２５ｂ）；２个隧道窗（３０ａ、３０ｂ）；共享的源极（２７）；共享的控制栅（２６）；和选择栅（２９ａ、２９ｂ），并将漏极（２８）设为共享。由此，可以实现高可靠性设计与高耐压性设计得以实现的Ｗ单元方式的ＦＬＯＴＯＸ型ＥＥＰＲＯＭ。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及FL0T0X (浮栅隧道氧化)型EEPROM(电子可擦写 可编程只读存储器)，特别涉及具有成对的2个单元，以2个单 元存储1个数据的W单元方式的电子可擦写可编程只读存储器。
技术介绍
可以电写入 电改写的EEPR0M能在板上进行改写，能进行 以页或字节为单位的改写。因此，可大范围应用。但为此需要设 计更可靠、更微型化的EEPROM。曾经提出有这样 一 种用于提高可靠性的结构在闪存 (flash)中，对于1个数据'，除了存储用单元，还设有一个检 验(verify)单元，这样就可以容易地确认是否进行了数据的写 入 删除(参照专利文献1)。在EEPR0M中，也可以认为用2个 单元存储1个数据的W单元方式是可靠性高的设计。专利文献l: JP特开平8-180696号公报在设计W单元方式的EEPR0M时，采用单纯地排列2个单元， 并用这2个单元存储1个数据的结构的情况下，不能縮小单元面 积，可靠性虽然得到提高，但是不能达到EEPR0M的微型化。因 此，在W单元方式的EEPR0M中，如何很好地设计单元布局就成 为一个技术课题。关于更具体的内容，参照附图进行说明。图6是表示以往的FL0T0X型EEPR0M的单元结构的图解图， (A)为俯视图；(B)为沿着(A)中的X-X的剖面图；(C)为沿 着(A)中的Y-Y的纵向剖面图。EEPROM包含被L0C0S氧化膜2进行元件间分离的区域中所形 成的单元晶体管3和选择晶体管4，该L0C0S氧化膜2是在例如5p型硅基板1的表层区域上通过局部硅氧化(L0C0S)法形成的。 这些晶体管具有漏极5，源极6，和设在漏极5和源极6之间的 浮栅7以及控制栅8，和设在浮栅7以及漏极5之间的选择栅9。 另外，浮栅7和漏极5之间的绝缘膜10的一部分成为100 200A 左右的薄膜，在其上形成隧道窗11。经由隧道窗11，可以进行 针对浮栅7的电子注入、导出。也就是说，FL0T0X型EEPR0M在进行写入动作时，由于使用 FN隧道电流，所以需要进行高的耐压设计。因此，在L0C0S氧化 膜2的下面设置被称为沟道截断环12的杂质浓度高的p+区域，提高了元件分离耐压。但是，在EEPR0M的单元结构中，沟道截断环区域12和漏极 5 (漏极连接区域)之间必须确保一定的距离13。原因是如果 不能确保该距离13，则EEPR0M的耐压降低，变得不能施加数据 写入所需要的电压，从而不能发挥作为存储器的功能。因此，沟 道截断环12和漏极5之间的距离13的确保就成为单元面积縮小 的支障。 '因此，为了对EEPR0M进行可靠性高的设计，在采用以2个 单元存储1个数据的W单元方式的情况下，并不是采用单纯地将 2个单元并列地配置的结构，而必须在布局上要精心设计。因为， 若采用单纯地将2个单元并列地配置的结构，则与以往的EEPR0M 相比，需要2倍的单元面积，即使可以进行可靠性的设计，也不 能实现单元面积(芯片面积)的縮小。
技术实现思路
本专利技术就是在这样的背景下实现的，其主要目的在于提供 一种在采用用于可靠性高的设计的W单元方式的同时，单元面积 被縮小的FL0T0X型EEP廳。本专利技术的另外一个目的为提供一种FL0T0X型EEPR0M，其 为W单元方式，具有成对的2个单元，并且可以将各单元作为独 立的单元读出。本专利技术的另外一个目的为提供一种FL0T0X型EEPR0M，其 为W单元方式，具有成对的2个单元，并且通过将各单元的源极 个别设置，可以作为相互独立的单元读出。本专利技术的另外一个目的为提供W单元方式的FL0T0X型 EEPR0M的驱动方法。本专利技术的另外一个目的为提供W单元方式的FL0T0X型 EEPR0M的驱动方法以及工作确认方法。用于达到上述目的的技术方案1中记载的专利技术，是将1个数 据用2个单元来存储的W单元方式的FL0T0X型EEPR0M，其特征 为包括成对的2个浮栅(25a、 25b);与各浮栅关联地分别设 置的2个隧道窗(33a、 33b);以被2个浮栅共享的方式设置的1 个控制栅(26);与控制栅协同工作、用于选择2个浮栅而以被2 个浮栅共享的方式设置的1个选择栅(29);以被2个浮栅共享 的方式的设置的1个漏极(28);和以被2个浮栅共享的方式设 置的1个源极(27)。另外，括号内的英文和数字表示后文提到的实施方式中所对 应的构成要素等。以下与此项相同。根据此结构，需要进行高耐压设计的选择晶体管(24) —侧 的漏极(28)区域被2个单元共享。由此，与在2个单元中分别形成漏极的情况相比，可以减小漏极区域。因此，能以形成于 L0C0S氧化膜(22)之下的沟道截断环(30)区域与漏极(28)区域不接触的方式来构成单元，并以最小的面积形成具有充分耐 压性能的漏极。另外，通过将2个单元的其他部分根据所需耐压性能进行縮 小，可以使单元面积达到最佳化。技术方案2记载的专利技术是技术方案1中记载的W单元方式的 FL0T0X型EEPR0M。其特征为上述成对的2个浮栅(25a、 25b) 在与漏极(28)以及源极(27)之间的方向交叉的方向上并排排 列；上述选择栅(29)包括在上述2个浮栅的排列方向上，略微 平行地延伸的第1以及第2带状线(29a、 29b);上述第1带状7线(29a)的线宽设置为与上述2个浮栅中的一方(25a)对置 的部位相对较宽，与上述2个浮栅的另一方(25b)对置的部位 相对较窄；上述第2带状线(29b)的线宽设置为与上述2个 浮栅的一方(25a)对置的部位相对较窄，与上述2个浮栅的另 一方(25b)对置的部位相对较宽。在该结构中，由于在与漏极(28)以及源极(27)之间的方 向交叉的方向上并排排列了 2个浮栅(25a、 25b)，所以可以縮 小共享的漏极(28)区域的上述交叉方向的尺寸。并且，通过使 选择栅(29)形成含有第1带状线(29a)以及第2带状线(29b) 的结构，在一方的带状线(宽度较窄的带状线)的下方形成穿通， 可以将2个单元作为相互独立的单元来进行工作，从而能从2个 单元分别读出数据。技术方案3记载的专利技术为技术方案1或2记载的EEPROM的 驱动方法，其特征为删除工作为对上述控制栅(26)以及选 择栅(29)施加高电压，将上述漏极(28)、源极(27)以及半 导体基板(21)的偏压设为低电压，经由上述隧道窗(33a、 33b) 向上述2个浮栅(25a、 25b)中注入电子；写入工作为对上述 漏极(28)以及选择栅(29)施加高电压，将上述控制栅(26) 以及半导体基板(21)的偏压设为低电压，并且将上述源极(27) 设置为开路，经由上述隧道窗(33a、 33b)从上述2个浮栅(25a、 25b)中导出电子；读出工作为对上述选择栅(29)以及漏极 (28)施加工作电压，对上述控制栅(26)施加读取电压，将上 述源极(27)以及半导体基板(21)的偏压设置为接地电位来检 测电流。根据该构成，对于成对的2个浮栅(25a、 25b)，可以控制 被共享的控制栅(26)、选择栅(29)、漏极(28)以及源极(27) 的电压，良好地进行删除、写入以及读出工作。技术方案4记载的专利技术是技术方案2记载的EEPROM的驱动 方法，其特征为将上述源极(27)以及半导体基板(21)的偏 压设为接地电位本文档来自技高网...

【技术保护点】
一种Ｗ单元方式的ＦＬＯＴＯＸ型ＥＥＰＲＯＭ，将１个数据用２个单元来存储，其特征为，包括：　成对的２个浮栅；　与各浮栅关联地分别设置的２个隧道窗；　以被２个浮栅共享的方式设置的１个控制栅；　与控制栅协同工作、用于选择２个浮栅而以被２个浮栅共享的方式设置的１个选择栅；　以被２个浮栅共享的方式设置的１个漏极；和　以被２个浮栅共享的方式设置的１个源极。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：关口勇士，
申请(专利权)人：罗姆股份有限公司，
类型：发明
国别省市：JP[]