基于现场可编程门阵列的转换装置制造方法及图纸

本实用新型专利技术公开了一种基于现场可编程门阵列的转换装置，包括：锁相环、与所述锁相环连接的现场可编程门阵列；音频工程师协会／欧洲广播联盟串行数据输入所述现场可编程门阵列后，配合所述锁相环分离所述音频ＡＥＳ／ＥＢＵ串行数据中的有效信号及辅助信号，在串行时钟下，顺序读入预定位数的数据，然后在并行时钟来临时，将预定位数的位数据并行读出，将读出的数据转换成集成电路互连语音音频格式，并进行并串转换，串行输出。一种现场可编程门阵列，其特征在于，包括：串／并转换器、过滤单元、存储单元、控制单元、并串数位转换格式单元、时钟分频器。应用本实用新型专利技术可以使用现场可编程门阵列实现ＡＥＳ／ＥＢＵ转Ｉ２Ｓ音频格式转换。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及音频
，尤其涉及一种基于现场可编程门阵列(FPGA，Field Programmable Gate Array)的转换装置。
技术介绍
音响数据的采集、处理和传输是多媒体技术的重要组成部分。众多的数字音频系统已经进入消费市场，例如数字音频录音带、数字声音处理器。对于设备和生产厂家来说，标准化的信息传输结构可以提高系统的适应性。集成电路互连语音(I2S， Inter-IC Sound)总线是飞利浦公司为数字音频设备之间的音频数据传输而制定的一种总线标准，该总线专责于音频设备之间的数据传输，广泛应用于各种多媒体系统。它采用了沿独立的导线传输时钟与数据信号的设计，通过将数据和时钟信号分离，避免了因时差诱发的失真，为用户节省了购买抵抗音频抖动的专业设备的费用。 音频工程师协会/欧洲广播联盟(AES/EBU，Audio EngineeringSociety/EuropeanBroadcast Union)，现已成为专业数字音频较为流行的标准。大量民用产品和专业音频数字设备都支持AES/EBU标准，在很多场景中，需要将AES/EBU格式的音频信号转化为I2S格式。 现有技术中通常使用硬件芯片实现，如DIR 9001。 串行AES/EBU音频信号输入DIR 9001，经内部锁相环(PLL， Phase LockedLoop)与时钟解码器恢复出时钟，再送到分配器(Divider)，与晶振电路解码输出12S主时钟(MCK0)，位时钟(SCLK)，左右时钟(LRCK);数据(SDATA)由双向数据解码器解码，在由串行音频格式程序转换，按照12S格式输出得到。 在对现有技术的研究和实践过程中，专利技术人发现现有技术存在以下问题 用于转换的硬件芯片价格较贵，导致转换成本较高，浪费资源，且芯片功能是固定的，灵活性较差。
技术实现思路
本技术实施例要解决的技术问题是提供一种基于现场可编程门阵列的转换装置及现场可编程门阵列，可以使用现场可编程门阵列实现AES/EBU转I2S音频格式转换，以节省成本，且使用比较灵活。 本技术实施例提供了一种基于现场可编程门阵列的转换装置，包括锁相环、与所述锁相环连接的现场可编程门阵列； 音频工程师协会/欧洲广播联盟串行数据输入所述现场可编程门阵列后，配合所述锁相环分离所述音频工程师协会/欧洲广播联盟串行数据中的有效信号及辅助信号，在串行时钟下，顺序读入预定位数的数据，然后在并行时钟来临时，将预定位数的位数据并行读出，将读出的数据转换成集成电路互连语音音频格式，并进行并串转换，串行输出。 本技术实施例还提供了一种现场可编程门阵列，包括串/并转换器、过滤单元、存储单元、控制单元、并串数位转换格式单元、时钟分频器； 所述串/并转换器连接到所述过滤单元，所述音频工程师协会/欧洲广播联盟串行数据输入所述串/并转换器后，所述串/并转换器将所述音频工程师协会/欧洲广播联盟串行数据转换为并行数据发送到所述过滤单元，所述过滤单元通过外部锁相环进行同步锁定，来分离并行数据中的有效信号跟辅助信号，并将过滤后的信息保存到所述存储单元，控制单元接收所述锁相环输出的音频主时钟，所述控制单元对所述存储单元进行时钟控制、集成电路互连语音时序控制、读取使能控制，所述控制单元向所述时钟分频器输出集成电路互连语音主时钟，所述时钟分频器对所述集成电路互连语音主时钟进行分频输出位时钟与左右时钟，所述并串数位转换格式单元读取所述存储单元中存储的过滤后的信息，将所述过滤后的信息转换为串行数据放到集成电路互连语音格式的数据帧中输出。 由以上技术方案可以看出，由于可以使用现场可编程门阵列实现AES/EBU转I2S音频格式转换，具有便宜，使用灵活等特点。附图说明为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。 图1为本技术实施例提供的基于现场可编程门阵列的转换装置的结构示意图； 图2为本技术实施例提供的串/并转换器的结构示意图； 图3为本技术实施例提供的并串数位转换格式单元的结构示意图。具体实施方式下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。 本技术实施例提供了一种基于现场可编程门阵列的转换装置及现场可编程门阵列，可以节省成本，且使用比较灵活。 FPGA是一种含有可编辑元件的半导体设备，一种可供使用者程式化的逻辑门元件，且价格也比较便宜。 在本技术实施例提供的基于现场可编程门阵列的转换装置中，使用FPGA做为核心处理芯片，实现AES/EBU转I2S音频格式转换。 参考图l，本技术实施例提供的基于现场可编程门阵列的转换装置包括锁相环110、与锁相环连接的现场可编程门阵列120。 AES/EBU串行数据输入现场可编程门阵列120后，配合锁相环110分离AES/EBU串行数据中的有效信号及辅助信号，在串行时钟下，顺序读入预定位数的数据，然后在并行时钟来临时，将预定位数的位数据并行读出，将读出的数据转换成I2S音频格式，并进行并串转换，串行输出。 其中预定位数可以根据实际情况设定，例如，10位(bit)，在串行时钟下，顺序读 入10bit数据，然后在并行时钟来临时，将此10bit数据并行读出。 进一步，现场可编程门阵列120中包括串/并转换器121、过滤单元122、存储单 元123、控制单元124、并串数位转换格式单元125、时钟分频器126。 串/并转换器121连接到过滤单元122，AES/EBU串行数据输入串/并转换器121 后，串/并转换器121将串行数据转换为并行数据，并行发送到过滤单元122，过滤单元122 通过锁相环110进行同步锁定，来分离AES/EBU并行数据中的有效音频信号，跟辅助信号。 过滤单元122当收到三个辅助数据标志(ADF， Auxiliary Data Field) (0X000， 0X3FF，0X3FF)，数据识别(DID) (0X2FF)同步头时，把AES/EBU音频组4byte保存到的20bit 有效音频信号，保存到存储单元123中。在过滤单元122收到ADF(0X000，0X3FF，0X3FF)， DID(0X1EF)时可以得到采样率(RATE)的b3位、b2位、bl位，可以得到相应的采样率 (48KHZ，44. 1KHZ，32KHZ)，发送RATE采样时钟(48KHZ，44. 1KHZ，32KHZ)到锁相环110，锁相 环110将外部输入的视频时钟与RATE采样时钟进行处理输出音频主时钟(MCLK)。 锁相环110输出的音频主时钟到控制单元124，控制单元124连接到时钟分频器 126、控制单元124进行时钟控制、I2S时序控制和存储单元123读取AES/EBU数据使能控 制。 把AES/EBU音频组4本文档来自技高网...

【技术保护点】
一种基于现场可编程门阵列的转换装置，其特征在于，包括：锁相环电路、与所述锁相环电路连接的ＦＰＧＡ电路；　　音频ＡＥＳ／ＥＢＵ串行数据输入所述ＦＰＧＡ电路后，配合所述锁相环电路分离所述音频ＡＥＳ／ＥＢＵ串行数据中的有效信号及辅助信号，在串行时钟下，顺序读入预定位数的有效信号数据，然后在并行时钟来临时，将预定位数的有效信号数据并行读出，将读出的数据转换成Ｉ２Ｓ音频格式，并进行并串转换，串行输出。

【技术特征摘要】

【专利技术属性】
技术研发人员：何宏天，
申请(专利权)人：深圳市同洲电子股份有限公司，
类型：实用新型
国别省市：94[中国|深圳]