一种MOSFET器件及其制备方法技术

本发明专利技术公开了一种MOSFET器件及制备方法，包括衬底、位于所述衬底上方的外延层、位于所述衬底下方的漏极电极、位于所述外延层中的电流扩展区、位于所述电流扩展区上方的阱区、位于所述阱区中的源区、位于所述源区中的体区，位于所述外延层两端的凹槽、位于所述外延层中心的栅沟槽、位于所述凹槽和栅沟槽内的栅介质层、位于所述栅介质层表面的多晶硅、位于所述外延层上表面的钝化层。通过在MOSFET器件中引入一种槽栅注入区，可用来调制器件内部电场，进而保护栅氧击穿，同时还可增加器件有效导通面积，提高器件导通能力。本发明专利技术的器件结构和制备方法简单，效果显著，可实现高性能、批量化沟槽型SiC MOSFET器件制备及生产，具有巨大的市场潜力与广泛的应用前景。

【技术实现步骤摘要】

本专利技术涉及半导体元器件制备领域，具体涉及了一种mosfet器件及制备方法。

技术介绍

1、碳化硅(silicon carbide，sic)功率器件可同时实现高击穿电压、低导通电阻、高开关速度以及易散热等优异性能，在高能效、高功率、高温电力电子技术中具有明显竞争力。相比于平面栅型sic mosfet器件，沟槽栅型sic mosfet不存在寄生结型场效应晶体管区(junction field electric transistor，jfet)，器件导通电阻可明显降低，并且原胞尺寸进一步缩小，可进一步提高器件功率密度，降低系统功耗，性能优势明显与应用前景非常广阔。然而，沟槽型sic mosfet器件由于受沟槽底角处电场聚集效应的影响，极易造成器件过早击穿，甚至烧毁。另外，沟槽底部栅氧内的高电场极易造成栅氧击穿，导致器件失效。因此，如何调制沟槽型sic mosfet器件沟槽底部电场，降低栅氧击穿风险，是沟槽型sicmosfet器件的一个难点与热点问题。zl 202110726765.3专利中公开了一种引入柱区电场调制结构的沟槽型sic mosfet器件，可有效本文档来自技高网...

【技术保护点】

1.一种MOSFET器件，其特征在于，包括衬底(101)、位于所述衬底上方的外延层(103)、位于所述衬底(101)下方的漏极电极(119)、位于所述外延层(103)中的电流扩展区(104)、位于所述电流扩展区(104)上方的阱区(105)、位于所述阱区(105)中的源区(106)、位于所述源区(106)中的体区(107)，位于所述外延层(103)两端的凹槽(108)、位于所述外延层(103)中心的栅沟槽(110)、位于所述凹槽(108)和栅沟槽(110)内的栅介质层(111)、位于所述栅介质层(111)表面的多晶硅(112)、位于所述外延层(103)上表面的钝化层(113)；所述凹槽(...

【技术特征摘要】

1.一种mosfet器件，其特征在于，包括衬底(101)、位于所述衬底上方的外延层(103)、位于所述衬底(101)下方的漏极电极(119)、位于所述外延层(103)中的电流扩展区(104)、位于所述电流扩展区(104)上方的阱区(105)、位于所述阱区(105)中的源区(106)、位于所述源区(106)中的体区(107)，位于所述外延层(103)两端的凹槽(108)、位于所述外延层(103)中心的栅沟槽(110)、位于所述凹槽(108)和栅沟槽(110)内的栅介质层(111)、位于所述栅介质层(111)表面的多晶硅(112)、位于所述外延层(103)上表面的钝化层(113)；所述凹槽(108)底部还设有注入区(109)，所述源区(106)和体区(107)上表面设有源极欧姆接触层(114)，钝化层(113)设置凹陷的源极窗口以容纳源极欧姆接触层(114)使源极欧姆接触层(114)与源区(106)和体区(107)接触，所述欧姆接触层(114)上表面设有源极电极(117)，所述钝化层(113)外侧和中心位置凹陷形成栅极窗口(115)，所述栅极窗口(115)内设有栅极电极(116)，所述栅极电极(116)下表面与所述多晶硅(112)接触，所述衬底(101)下表面设有漏极欧姆接触层(118)，所述漏极欧姆接触层(118)位于所述衬底(101)和漏极电极(119)之间。

2.根据权利要求1所述的mosfet器件，其特征在于，所述衬底(101)和第一外延层(103)之间设有缓冲层(102)。

3.根据权利要求1所述的mosfet器件，其特征在于，所述衬底(101)、外延层(103)、电流扩展区(104)、源区(106)和多晶硅(112)均...

【专利技术属性】
技术研发人员：王谦，高明阳，朱郑允，徐傲雪，晁武杰，黄均纬，骆健，
申请(专利权)人：南京南瑞半导体有限公司，
类型：发明
国别省市：