【技术实现步骤摘要】
本专利技术涉及一种半导体制造领域；特别是，涉及一种具有空气隙的电介质结构及其制作方法。
技术介绍
1、随着集成电路的器件尺寸不断缩小，集成电路的密度不断增加，互连线的线宽和通孔接触的尺寸越来越小，电阻电容(rc)延迟、串扰会负面影响集成电路的性能。rc延迟和串扰各自受相邻的导电特征之间的电容耦合影响。已经认知到，通过降低金属互连材料的电阻率，以及使用具有相对较低介电常数的互连介电材料来减弱相邻导电特征之间的电容耦合，这样能够降低集成电路的rc延迟。
2、目前，降低互连介电材料的k值的常用手段是通过改变电介质的化学成分或通过引入孔隙率来构造多孔超低介电常数(pulk)材料，尽管可以获得k值越低的材质，但需要承担相对高昂的成本。一些专利文献中还报导了，利用空气的低介电系数(k值～1)来降低寄生电容效应，通过用空气隙或真空间隙替换部分介电材料，可以显著降低电容，并且增加空气隙或真空间隙的体积可以有效减少寄生电容。图1a至图1c显示为互连结构中具有多种几何参数的空气隙的示意图，图2为根据图1所示结构的仿真验证所得的具有空气隙的互连结...
【技术保护点】
1.一种具有空气隙的互连结构的制作方法，其特征在于，包括以下步骤：
2.根据权利要求1所述的制作方法，其特征在于，形成所述导电特征的步骤，包括：
3.根据权利要求1所述的制作方法，其特征在于：所述掩膜层包括自所述第一介质层向上依次叠置的硬掩膜层和光刻胶层，形成所述图案化的掩膜层的步骤，包括：基于显影后的光刻胶层中定义的开口，通过湿法刻蚀工艺图案化所述硬掩膜层；随后，对图案化的硬掩膜层进行湿法清洗，所述第一预设区域以内第一介质层的裸露顶面低于所述第一导电特征的顶面。
4.根据权利要求1所述的制作方法，其特征在于，选择性去除所述第一介质...
【技术特征摘要】
1.一种具有空气隙的互连结构的制作方法，其特征在于，包括以下步骤：
2.根据权利要求1所述的制作方法，其特征在于，形成所述导电特征的步骤，包括：
3.根据权利要求1所述的制作方法，其特征在于：所述掩膜层包括自所述第一介质层向上依次叠置的硬掩膜层和光刻胶层，形成所述图案化的掩膜层的步骤，包括：基于显影后的光刻胶层中定义的开口，通过湿法刻蚀工艺图案化所述硬掩膜层；随后，对图案化的硬掩膜层进行湿法清洗，所述第一预设区域以内第一介质层的裸露顶面低于所述第一导电特征的顶面。
4.根据权利要求1所述的制作方法，其特征在于，选择性去除所述第一介质层的步骤之前，所述图案化的掩膜层覆盖所述电介质结构第一预设区域之外的区域和第二导电特征。
5.根据权利要求4所述的制作方法，其特征在于：所述硬掩膜层的材质选用含硅的氧化物、氮化物、氮氧化物中的一种；选择性去除所述第一预设区域以内的第一介质层，同时所述图案化的硬掩膜层发生侧向腐蚀，使所述图案化的硬掩膜层中限定的开口扩展以部分显露所述第二导电特征的顶面。
6.根据权利要求1所述的制作方法，其特征在于，所述含钌扩散阻挡层包括钌金属或钌合金组成的单层，形成所述介质覆盖层的步骤，包括：用第二介质材料非保形覆盖所述第一预设区域和所述图案化的掩膜层；其中，所述第二介质材料...
【专利技术属性】
技术研发人员：蔡弦助，池国维，
申请(专利权)人：重庆芯联微电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。