基于沟槽栅型的垂直导电半导体器件及其制备方法技术

本发明专利技术提供一种基于沟槽栅型的垂直导电半导体器件及其制备方法，当在沟槽型栅极结构加压使体区反型形成沟道时，沟道区的电流会沿着环绕于位于体区内的沟槽型栅极结构的外侧壁向漂移区流动，通过设置掺杂浓度大于漂移区的掺杂层且掺杂层与体区接触，即沟道区的电流通过该掺杂层进入漂移区，在沟槽型栅极结构的加压下，由于掺杂层所在区域的离子浓度大于漂移区，可使沟道区流入漂移区的电流更易通过，即有效减小了积累电阻R<subgt;ACC</subgt;，从而降低半导体器件的导通电阻，同时由于掺杂层环绕于沟槽型栅极结构的外侧壁及外底壁，还可使电流流向更集中。

【技术实现步骤摘要】

本专利技术涉及半导体器件，特别是涉及一种基于沟槽栅型的垂直导电半导体器件及其制备方法。

技术介绍

1、半导体功率器件是电力电子系统进行能量控制和转换的基本电子元器件，例如在诸如动力系统的电机驱动、消费电子中变频等领域具有广泛的应用，电力电子技术的不断发展为半导体功率器件开拓了广泛的应用领域。以igbt、vdmos为标志的垂直导电半导体功率器件是当今电力电子领域器件的主流。igbt及vdmos目前都是通过平面栅或沟槽(trench)栅工艺形成，尤其是沟槽栅原胞结构被广泛应用，沟槽栅会从侧面覆盖沟道区从而形成纵向沟槽，而现有的表面栅结构则会从顶部表面覆盖沟道区从而使得沟道为横向沟道，也即沟槽栅半导体器件能将沟道从横向改为纵向，这样更有利于原胞密度的提高。

2、但随着沟槽栅元胞的步进(pitch)尺寸越来越小，半导体器件的导通电阻无法做到进一步降低，从而提高了半导体器件的导通能耗。

技术实现思路

1、鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种基于沟槽栅型的垂直导电半导体器件及其制备方法，用本文档来自技高网...

【技术保护点】

1.一种基于沟槽栅型的垂直导电半导体器件，包括元胞区，其特征在于，所述元胞区包括：

2.根据权利要求1所述的基于沟槽栅型的垂直导电半导体器件，其特征在于：所述沟槽型栅极结构为沟槽栅或沟槽屏蔽栅；其中，所述沟槽栅包括形成于栅极沟槽内侧壁及底部的栅介质层和形成于该栅介质层上的栅多晶层；所述沟槽屏蔽栅包括形成于栅极沟槽内侧壁及底部的栅介质层和形成于该栅介质层上的控制栅多晶层及屏蔽栅多晶层，且该控制栅多晶层及屏蔽栅多晶层之间通过介质隔离层隔离。

3.根据权利要求1所述的基于沟槽栅型的垂直导电半导体器件，其特征在于：所述垂直导电半导体器件为IGBT，所述垂直导电半导体器件还...

【技术特征摘要】

1.一种基于沟槽栅型的垂直导电半导体器件，包括元胞区，其特征在于，所述元胞区包括：

2.根据权利要求1所述的基于沟槽栅型的垂直导电半导体器件，其特征在于：所述沟槽型栅极结构为沟槽栅或沟槽屏蔽栅；其中，所述沟槽栅包括形成于栅极沟槽内侧壁及底部的栅介质层和形成于该栅介质层上的栅多晶层；所述沟槽屏蔽栅包括形成于栅极沟槽内侧壁及底部的栅介质层和形成于该栅介质层上的控制栅多晶层及屏蔽栅多晶层，且该控制栅多晶层及屏蔽栅多晶层之间通过介质隔离层隔离。

3.根据权利要求1所述的基于沟槽栅型的垂直导电半导体器件，其特征在于：所述垂直导电半导体器件为igbt，所述垂直导电半导体器件还包括依次位于所述漂移区下方的第一导电类型的缓冲区、第二导电类型的集电区及集电极金属，及位于所述源极区上方的发射极金属；或所述垂直导电半导体器件为vdmos，所述垂直导电半导体器件还包括位于所述漂移区下方的第一导电类型的漏极区、漏极区金属，及位于所述源极区上方的源极区金属。

4.一种如权利要求1～3中任意一项所述的基于沟槽栅型的垂直导电半导体器件的制备方法，其特征在于，包括制备所述第一导电类型的掺杂层的方法：

5.根据权利要求4所述的基于沟槽栅型的垂直导电半导体器件的制备方法，其特征在于，形成所述绝缘层的方法包括：

【专利技术属性】
技术研发人员：刘梦婷，
申请(专利权)人：芯恩青岛集成电路有限公司，
类型：发明
国别省市：

全部详细技术资料下载 我是这个专利的主人