多晶硅栅极间距的工艺窗口电性测试结构、组件及测试方法技术

本发明专利技术提供了一种多晶硅栅极间距的工艺窗口电性测试结构，放置于切割道内，至少包括一正式测试结构，正式测试结构包括N阱电阻参考测试结构和多晶硅栅极电阻测试结构，N阱电阻参考测试结构包括有源区内的呈矩形的N阱电阻，以及位于N阱电阻两端的第一和第二测试引出端，第一和第二测试引出端分别与第一和第二测试焊盘电性连通；多晶硅栅极电阻测试结构包括N阱电阻参考测试结构和位于N阱电阻上方的至少两长条形的平行布设的多晶硅和位于N阱电阻和两多晶硅两端的第三和第四测试引出端，第三和第四测试引出端分别与第三和第四测试焊盘电性连通。该方案实现了对多晶硅栅极间金属硅化物制备工艺进行无损测试，降低了成本，提升了监测的便利性。

【技术实现步骤摘要】

本专利技术涉及半导体，尤其涉及一种多晶硅栅极间距的工艺窗口电性测试结构、组件及测试方法。

技术介绍

1、对于半导体芯片领域而言，在进行半导体芯片设计时，为了节省面积、降低成本，串联的mos往往中间不打欧姆接触孔(ct，contact)，且多晶硅栅(poly)之间的距离会设置为设计规则规定的最小值，同时还需保证可以在多晶硅栅之间形成侧墙(spacer)和金属硅化物(silicide)。

2、但是由于侧墙做太宽、侧墙中间的残留氧化硅没有清除干净、填充金属材料时，工艺的填洞能力差导致金属材料无法进入潜在无金属硅化物区域(两个多晶硅栅侧墙之间)与硅进行接触，从而无法按预期在该区域形成silicide，导致异常的串联电阻，影响芯片功能和性能。现有技术中，一般使用切片方式对串联的mos的多晶硅栅侧墙之间的金属硅化物进行监测，但是切片会造成晶圆损伤，且成本较高，不利于工业化生产。

技术实现思路

1、鉴于上述问题，本专利技术提供一种多晶硅栅极间距的工艺窗口电性测试结构、组件及测试方法，以解决的技术中对切片方式测试本文档来自技高网...

【技术保护点】

1.一种多晶硅栅极间距的工艺窗口电性测试结构，所述工艺窗口电性测试结构放置于晶圆的切割道内，其特征在于，至少包括一正式测试结构，所述正式测试结构包括N阱电阻参考测试结构和多晶硅栅极电阻测试结构，所述N阱电阻参考测试结构和所述多晶硅栅极电阻测试结构并行上下设置于所述切割道内，所述N阱电阻参考测试结构设置有第一测试焊盘和第二测试焊盘，所述多晶硅栅极电阻测试结构设置有第三测试焊盘和第四测试焊盘，所述第一测试焊盘、第三测试焊盘、第二测试焊盘和第四测试焊盘沿着所述切割道方向交错排列，其中：

2.如权利要求1所述的多晶硅栅极间距的工艺窗口电性测试结构，其特征在于，所述两长条形的多晶硅侧壁...

【技术特征摘要】

1.一种多晶硅栅极间距的工艺窗口电性测试结构，所述工艺窗口电性测试结构放置于晶圆的切割道内，其特征在于，至少包括一正式测试结构，所述正式测试结构包括n阱电阻参考测试结构和多晶硅栅极电阻测试结构，所述n阱电阻参考测试结构和所述多晶硅栅极电阻测试结构并行上下设置于所述切割道内，所述n阱电阻参考测试结构设置有第一测试焊盘和第二测试焊盘，所述多晶硅栅极电阻测试结构设置有第三测试焊盘和第四测试焊盘，所述第一测试焊盘、第三测试焊盘、第二测试焊盘和第四测试焊盘沿着所述切割道方向交错排列，其中：

2.如权利要求1所述的多晶硅栅极间距的工艺窗口电性测试结构，其特征在于，所述两长条形的多晶硅侧壁均形成有侧墙，所述两条多晶硅之间的间距为所述侧墙之间的间距。

3.如权利要求1所述的多晶硅栅极间距的工艺窗口电性测试结构，其特征在...

【专利技术属性】
技术研发人员：林浩锋，程勇，
申请(专利权)人：广州增芯科技有限公司，
类型：发明
国别省市：