【技术实现步骤摘要】
本专利技术属于低导通电阻器件优化，具体涉及一种3300v sic dmosfet低导通电阻器件优化方法。
技术介绍
1、碳化硅(sic)是一种宽禁带半导体材料，相较于传统硅材料，sic具有更高的电场饱和漂移速度、更高的热导率和更好的高温稳定性，这些特性使得sic成为制造高性能功率半导体器件的理想选择。尤其是在电力转换、电动汽车、工业驱动和可再生能源系统中，对高电压、高效率的要求不断增加，3300v sic mosfet具有很大的应用和发展潜力。而传统硅功率器件在高电压和高频率应用中存在一些局限性，如较高的导通和开关损耗，以及对温度变化的敏感性。sic mosfet通过利用sic材料的优异性能，能够克服这些限制，提高电源系统的效率和性能
2、现有技术包括器件结构设计：标准的平面型sic mosfet包含源极、漏极、门极和漂移区。其中，源极和漏极通过高掺杂的n型区域构成，而漂移区则为低掺杂n型区域，负责承受高电压应力。门极负责调控电流在源极和漏极之间的流通，实现器件的开关作用。掺杂工艺精准化：为了增强mosfet的性能，研发人员...
【技术保护点】
1.一种3300V SiC DMOSFET低导通电阻器件优化方法，其特征在于，该3300V SiCDMOSFET低导通电阻器件优化方法包括外部参数选取、元胞尺寸设计、JFET区全局掺杂以及工艺设计，所述外部参数选取包括选择器件合适的外延厚度与掺杂浓度，仿真基于Sentaurus TCAD软件，采用半胞结构，用来提高仿真效率，有源区面积为1.2mm2，击穿条件判据为电流突变法，当漏端电流大于(Areafactor×1×10-11)时，认定器件已经击穿，areafactor为面积因子，用来表征三维平面时器件的电流密度，外延层的参数设计在兼顾器件耐压的同时还必须考虑器件的导...
【技术特征摘要】
1.一种3300v sic dmosfet低导通电阻器件优化方法，其特征在于，该3300v sicdmosfet低导通电阻器件优化方法包括外部参数选取、元胞尺寸设计、jfet区全局掺杂以及工艺设计，所述外部参数选取包括选择器件合适的外延厚度与掺杂浓度，仿真基于sentaurus tcad软件，采用半胞结构，用来提高仿真效率，有源区面积为1.2mm2，击穿条件判据为电流突变法，当漏端电流大于(areafactor×1×10-11)时，认定器件已经击穿，areafactor为面积因子，用来表征三维平面时器件的电流密度，外延层的参数设计在兼顾器件耐压的同时还必须考虑器件的导通电阻，因为外延层是电流导通路径的重要组成部分，对器件的导通电阻这一参数有关键的影响，通过与外延供应商联系，其3300v级器件的通用外延片参数是厚度30μm，掺杂浓度为3×1015cm-3，故仿真设计选取该外延参数。
2.根据权利要求1所述的一种3300v sic dmosfet低导通电阻器件优化方法，其特征在于，所述元胞尺寸设计包括p-body区的结深取，n+源区和p+体接触区的结深都取0.2μm，掺杂浓度为1×1019cm-3，栅氧化层厚度为50nm。
3.根据权利要求2所述的一种3300v sic dmosfet低导通电阻器件优化方法，其特征在于，所述假设jfet区宽度为1.8μm，当p-body区掺杂浓度np由4×1017cm-3下降到2×1017cm-3时，器件击穿时p-body区内的耗尽线不断向内扩展，逐渐与n+源区接近，当np下降到1×1017cm-3时，器件在1200v时就发生穿通击穿，所以器件p-body区的掺杂浓度应至少大于1×1017cm-3，经过多次仿真，对比结果，p-body掺杂浓度为3×1017cm-3。
4.根据权利要求3所述的一种3300v sic dmosfet低导通电阻器件优化方法，其特征在于，所述确定了器件的p-body区杂质浓度后，仿真优化器件的jfet和宽度l，经过仿真拉偏验证，器件耐压与jfet宽度l的关系器件的耐压值bv随jfet宽度l的增加而略微下降。
5.根据权利要求4所述的一种3300v sic d...
【专利技术属性】
技术研发人员：高博，费晨曦，刘文平，张志新，
申请(专利权)人：浙江摩珂达半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。