半导体结构及其形成方法技术

技术编号:43677630 阅读:14 留言:0更新日期:2024-12-18 21:00
本发明专利技术涉及一种半导体结构及其形成方法。所述半导体结构的形成方法包括如下步骤:形成基底,所述基底包括第一导电层以及沿第一方向位于所述第一导电层上方的堆叠介质层,所述堆叠介质层至少包括氮化硅层;形成位于所述堆叠介质层内且与所述第一导电层的位置对应的沟槽,所述沟槽至少贯穿所述氮化硅层;回填所述沟槽,形成隔离层;形成沿所述第一方向贯穿所述隔离层的中部且暴露所述第一导电层的通孔,剩余的所述隔离层环绕所述通孔的外周分布;填充金属材料至所述通孔内,形成与所述第一导电层电连接的导电连接结构。本发明专利技术避免了因氮化硅层与导电连接结构中的金属材料应力表现相反而导致的堆叠介质层内部开裂问题。

【技术实现步骤摘要】

本专利技术涉及集成电路制造,尤其涉及一种半导体结构及其形成方法


技术介绍

1、在半导体结构中通常需要形成导电连接结构,以实现不同导电层之间的电连接。在形成导电连接结构时,通常需要在前层导电层上方形成由多层介质层堆叠构成的堆叠层,之后再通过刻蚀多层介质层,形成暴露所述前层导电层的通孔。之后,通过在所述通孔内填充导电材料来形成所述导电连接结构,以将所述前层导电层的信号引出。当前在多层介质层的沉积工艺中,通常需要沉积多层氧化物层以及位于相邻所述氧化物层之间的氮化硅层。然而,所述氮化硅层本身具有压应力,而填充至通孔内的金属等导电材料具有张应力。因而,在所述通孔内填充金属等导电材料之后,由于金属与氮化硅层的应力表现相反,金属与氮化硅层的直接接触会导致所述堆叠层开裂的问题,并且极易造成半导体机台(例如沉积机台或者刻蚀机台)的宕机,影响半导体制造工艺的顺利进行。

2、因此,如何缓解氮化硅层与通孔内金属材料之间的应力问题,从而避免介质堆叠层开裂以及机台宕机问题的出现,在改善半导体结构性能的同时,确保半导体制造工艺顺利且稳定的进行,是当前亟待解决的技术问题。<本文档来自技高网...

【技术保护点】

1.一种半导体结构的形成方法,其特征在于,包括如下步骤:

2.根据权利要求1所述的半导体结构的形成方法,其特征在于,形成基底的具体步骤包括:

3.根据权利要求2所述的半导体结构的形成方法,其特征在于,所述第一介质层的材料和所述第三介质层的材料均为氧化硅,所述第二介质层的材料和所述第四介质层的材料均为氮氧化硅。

4.根据权利要求3所述的半导体结构的形成方法,其特征在于,所述第三介质层的厚度为所述第四介质层的厚度为

5.根据权利要求3所述的半导体结构的形成方法,其特征在于,形成位于所述堆叠介质层内且与所述第一导电层的位置对应的沟槽的具体步骤包括...

【技术特征摘要】

1.一种半导体结构的形成方法,其特征在于,包括如下步骤:

2.根据权利要求1所述的半导体结构的形成方法,其特征在于,形成基底的具体步骤包括:

3.根据权利要求2所述的半导体结构的形成方法,其特征在于,所述第一介质层的材料和所述第三介质层的材料均为氧化硅,所述第二介质层的材料和所述第四介质层的材料均为氮氧化硅。

4.根据权利要求3所述的半导体结构的形成方法,其特征在于,所述第三介质层的厚度为所述第四介质层的厚度为

5.根据权利要求3所述的半导体结构的形成方法,其特征在于,形成位于所述堆叠介质层内且与所述第一导电层的位置对应的沟槽的具体步骤包括:形成沿所述第一方向贯穿所述第四介质层、所述第三介质层、所述氮化硅层且仅延伸至所述第二介质层的所述沟槽。

6.根据权利要求5所述的半导体结构的形成方法,其特征在于,回填所述沟槽,形成隔离层的具体步骤包括:

7.根据权利要求6所述的半导体结构的形成方法,其特征在于,形成沿所述第一方向贯穿所述隔离层的中部且暴露所述第一导...

【专利技术属性】
技术研发人员:屈佳叶蕾李乐王峰黄永彬
申请(专利权)人:上海积塔半导体有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1