【技术实现步骤摘要】
本专利技术涉及半导体，特别是涉及一种双自对准mosfet的制造方法。
技术介绍
1、功率mosfet，接触孔注入不仅会影响阱区浓度，更会导致栅源短接问题。
2、通常，接触控到沟槽距离为：min l+shift l’,其中，l为最小距离，确保阱注入不对阱过大影响，l’为光刻ovl波动。
3、例：若光刻misalignment(未对准)波动为0.07um，沟槽最小线宽为0.3um，接触孔最小线宽为0.2um，接触孔到沟槽最小距离为0.1um，按现有工艺，器件元胞尺寸为0.3+0.2+0.1*2+0.07＝0.77um。
4、为解决上述问题，需要提出一种新型的双自对准mosfet的制造方法。
技术实现思路
1、鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种双自对准mosfet的制造方法，用于解决现有技术中接触孔注入不仅会影响阱区浓度，更会导致栅源短的问题。
2、为实现上述目的及其他相关目的，本专利技术提供一种双自对准mosfet的制造方法
【技术保护点】
1.一种双自对准MOSFET的制造方法，其特征在于，至少包括：
2.根据权利要求1所述的双自对准MOSFET的制造方法，其特征在于：步骤一中的所述掩模层为ONO层，所述ONO层由自下而上依次堆叠的第一氧化层、氮化层、第二氧化层组成。
3.根据权利要求1所述的双自对准MOSFET的制造方法，其特征在于：步骤二中利用干法刻蚀的方法刻蚀所述外延层形成所述凹槽。
4.根据权利要求1所述的双自对准MOSFET的制造方法，其特征在于：步骤二中的所述第一侧墙的材料为氮化硅。
5.根据权利要求1所述的双自对准MOSFET的制造方法，其特...
【技术特征摘要】
1.一种双自对准mosfet的制造方法，其特征在于，至少包括：
2.根据权利要求1所述的双自对准mosfet的制造方法，其特征在于：步骤一中的所述掩模层为ono层，所述ono层由自下而上依次堆叠的第一氧化层、氮化层、第二氧化层组成。
3.根据权利要求1所述的双自对准mosfet的制造方法，其特征在于：步骤二中利用干法刻蚀的方法刻蚀所述外延层形成所述凹槽。
4.根据权利要求1所述的双自对准mosfet的制造方法，其特征在于：步骤二中的所述第一侧墙的材料为氮化硅。
5.根据权利要求1所述的双自对准mosfet的制造方法，其特征在于：步骤二中利用淀积、回刻蚀的方法形成所述第一侧墙。
6.根据权利要求1所述的双自对准mosfet的制造方法，其特征在于：步骤三中的所述沟槽栅极结构用于mosfet、屏蔽栅沟槽mosfet、超级结器件、绝缘栅双极晶体管、sic器件的任一种制造。
7.根据权利要求6所述的双自对准mosfet的制造方法，其特征在于：步骤三中的所述沟槽栅极结构用于屏蔽栅沟槽mosfet的制造时，所述沟槽栅极结构包括：第一栅极电介质层以及位于所述第一栅极电介质层上的第一栅极多晶硅层；位于所述第一栅极电介质层、所述第一栅极电介质层上的隔离介质层；位于剩余所述凹槽上的第二栅极电介质层以及填充剩余所述栅极沟槽的第二栅极多晶硅层。
8.根据权利要求1所...
【专利技术属性】
技术研发人员：颜树范，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。