【技术实现步骤摘要】
本专利技术涉及半导体，尤其涉及一种半导体测试结构及半导体测试方法。
技术介绍
1、在半导体制程中，常采用浅沟槽隔离（sti，shallow trench isolation）进行工艺隔离，会使得浅沟槽隔离区与有源区的交界位置形成凹陷区。在多晶硅薄膜层形成后，凹陷区位置处的多晶硅薄膜层发生扭曲，在对多晶硅薄膜层刻蚀形成栅极后，凹陷区位置处容易出现多晶硅的残留。在当栅极与有源区之间间距较小时，凹陷区位置处残留的多晶硅会使得栅极与有源区发生短路产生漏电现象，导致电路失效。但是在现有技术中，无法判断出栅极漏电的具体位置。因此，存在待改进之处。
技术实现思路
1、本专利技术提供一种半导体测试结构及半导体测试方法，以解决现有技术中无法判断出栅极漏电的具体位置的技术问题。
2、本专利技术提供的一种半导体测试结构，包括：
3、衬底，设置有阱区和多个浅沟槽隔离区，多个所述浅沟槽隔离区位于所述阱区上，所述阱区的底部连续；
4、多个测量结构组，所述测量结构组包括待测栅极和有源...
【技术保护点】
1.一种半导体测试结构，其特征在于，包括：
2.根据权利要求1所述的半导体测试结构，其特征在于，所述待测栅极包括第一栅极和第二栅极，多个所述第一栅极和/或多个所述第二栅极电性连接于所述测试电压端上，于所述有源区上测量电流值，并基于所述测量电流值确定所述第一栅极和/或所述第二栅极的漏电位置。
3.根据权利要求2所述的半导体测试结构，其特征在于，在所述测量结构组中，沿着所述第一栅极、所述有源区、所述第二栅极的路径方向记为对位方向；
4.根据权利要求2所述的半导体测试结构，其特征在于，当多个所述第一栅极电性连接于所述测试电压端上，所述有源...
【技术特征摘要】
1.一种半导体测试结构，其特征在于，包括：
2.根据权利要求1所述的半导体测试结构，其特征在于，所述待测栅极包括第一栅极和第二栅极，多个所述第一栅极和/或多个所述第二栅极电性连接于所述测试电压端上，于所述有源区上测量电流值，并基于所述测量电流值确定所述第一栅极和/或所述第二栅极的漏电位置。
3.根据权利要求2所述的半导体测试结构，其特征在于，在所述测量结构组中，沿着所述第一栅极、所述有源区、所述第二栅极的路径方向记为对位方向；
4.根据权利要求2所述的半导体测试结构，其特征在于，当多个所述第一栅极电性连接于所述测试电压端上，所述有源区上的测量电流值大于正常电流值时，并且当多个所述第二栅极电性连接于所述测试电压端上，所述有源区上的测量电流值大于正常电流值时，确定所述测量结构组在刻蚀工艺上发生偏差。
5.根据权利要求2所述的半导体测试结构，其特征在于，在所述测量结构组中，所述有源区位于所述第...
【专利技术属性】
技术研发人员：李宁，冯玲，王祖明，
申请(专利权)人：合肥晶合集成电路股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。