一种半导体功率器件用衬底硅片制造技术

本实用新型专利技术涉及一种功率半导体器件用衬底硅片的制造工艺，特征在于在原始单晶片Ｎ－基片Ａ的背面上刻蚀设置有深度为需要扩散的Ｎ＋结深的二分之一、宽度及间距与需要扩散的Ｎ＋结深相符的凹槽，由于凹槽的原因，在背面上实施扩散达到Ｎ＋结深设计要求厚度Ｎ＋层所需的时间比不带凹槽时的时间相比可减少二分之一，相应地在正面上形成的Ｎ＋层厚度可以减薄二分之一，因而可以相应地缩短扩散生成Ｎ＋层的时间，节约去除正面Ｎ＋层的加工时间，减薄所用原始单晶片的厚度，生产周期短且用料少，有利于降低生产成本、材料成本和提高生产率。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及微电子
，特别是一种功率半导体器件用衬底硅片。
技术介绍
现有的功率器件用衬底硅片由N+层和N-层构成，制造时先在原始单晶 片N-基片双面上先预扩散一层磷或硼，形成两侧近表面较浅N+层和位于中 间的过渡性N-层，然后再通过长时间的杂质再分布扩散，使磷或硼进一步扩 散，使所述的较浅N+层进一步加厚，形成达到N+结深设计要求的N+层，制 成衬底基础片，最后采用减薄工艺去除正面的N+层，并按设计要求减薄过渡 性N-层制造出由正面N-层和背面N+层构成的功率器件用衬底硅片。按照现 有技术中的常规加工方法，磷或硼的再分布的时间通常需要7天左右，过长 的加工时间同时也导致生产效率低下、制造成本较高。此外，由于在制成衬 底基础片之后还需要进行去除正面一侧N+层的多次减薄加工，所以要求原始 单晶片N-基片的厚度不能太薄，否则在以后的加工过程中容易造成碎片，影 响整个工序的成品率。例如对于常规4寸片，通常要求成品厚度在200um以 上，由于通常要求中间没有被磷或硼扩散到的耐压N-层的厚度确保60um左 右，所以要求成品的N+层厚度在140um以上，同时，由于制造衬底基础片时 磷或硼的扩散是从原始单晶片N-基片的双面扩入N-层的，而功率器件用衬 底硅片的正面是要求做在N-层的，因此需要将正面扩散进入形成的N+层通 过减薄工艺去除掉，这样就相应要求原始单晶片N-基片厚度要求达到500左右，因而致使原始衬底硅片的材料成本也较高。所以，现有结构形式的功 率器件用衬底硅片及其加工工艺总体上存在制造工艺太复杂、生产周期长及 生产成本过高的弊端，从经济性和实用性角度考虑，均欠理想。
技术实现思路
本技术的目的是要克服现有技术中制造功率器件用衬底硅片的工 艺复杂、生产周期长及原材料成本和加工成本均高的弊端，提供一种有利于 简化生产工艺、减少衬底硅片的原材料用量、降低生产加工成本和提高生产 效率的半导体功率器件用衬底硅片。本技术的功率半导体器件用衬底硅片的制造工艺是这样的首先选 用厚度相当于现用原始单晶片N-基片厚度减去二分之一 N+结深设计厚度的 原始单晶片N-基片A;并在所述的原始单晶片N-基片A的背面上通过干法或 湿法刻蚀深度为需要扩散的N+结深的二分之一、宽度及间距与需要扩散的 N+结深相符的凹槽；然后对刻蚀有凹槽的基片双面先用磷或硼扩散设置预扩 N+层，再按N+结深要求用磷或硼对预扩N+层进行再扩，制成由符合N+结深 设计要求厚度的双面N+层和中间过渡性N-层构成的衬底基础片；最后釆用 减薄工艺去除掉由正面扩散进入形成的N+层，并按设计要求减薄过渡性N-层，制造出由符合设计要求的正面N-层和背面N+层构成的功率器件用衬底 硅片。依据本技术的半导体功率器件用衬底硅片制造工艺制成的半导体 功率器件用衬底硅片主体由位于正面一侧的N-层和位于背面一侧的N+层构成，特征在于所述的N+层的外表面上设置有深度为需要扩散的N+结深设计要求的二分之一、宽度和间距与需要扩散的N+结深设计要求相符的凹槽，所述的N+层由紧靠N-层、深度为二分之一 N+结深的全扩散区和深度为二分之一N+结深的间隔凹槽区构成。此外，所述的凹槽的宽度及间距可以相同或不相同。基于上述构思的本技术功率半导体器件用衬底硅片，由于在衬底硅片背面上设置了深度为需要扩散的N+结深设计要求的二分之一、宽度和间距 与需要扩散的N+结深设计要求相符的凹槽，当以扩散磷或硼的方法设置双面 N+层时，只要确保衬底硅片带凹槽背面一侧的N+层的厚度达到N+结深设计 要求即可，由于存在凹槽的原因，在背面上实施扩散达到N+结深设计要求厚 度N+层所需的时间比不带凹槽时的时间相比可减少二分之一，相应地在正面 上形成的N+层厚度可以减薄二分之一，因而不仅可以相应地节约去除正面 N+层的作业时间，而且还可以允许所用原始单晶片总厚度也可以减薄N+结深 设计要求的二分之一左右。所以釆用本技术制造功率半导体器件用衬底 硅片的制造工艺，明显具有工艺简单且可行，生产周期短且用料少，不仅有 利于降低生产成本和材料成本，还极大地有利于提高生产率，因而明显具有 技术先进性、很强的实用性和可贵的经济性。附图说明图i是与本技术实施例的工艺流程示意图； 图2是本技术实施例的产品结构示意图。图中l.原始单晶片N-基片A 2.凹槽 3.基片 t预扩N+层A5.预扩N+层B 6.正面N+层A 7.背面N+层B 8.过渡性N-层9.衬底基础片 10.N-层 ll.全扩散区 l2.间隔凹槽区具体实施方式以下结合附图及典型实施例对本技术作进一步说明。在图1中，本技术的功率半导体器件用衬底硅片的制造工艺如下 首先选用厚度相当于现用原始单晶片N-基片厚度减去二分之一 N+结深设计 厚度的原始单晶片N-基片A 1;并在所述的原始单晶片N-基片A1的背面上 通过干法或湿法刻蚀深度为需要扩散的N+结深的二分之一、宽度和间距与需 要扩散的N+结深相符的凹槽2;然后对刻蚀有凹槽2的基片3双面先用磷或 硼扩散设置预扩N+层A4和B5，再按N+结深设计要求用磷或硼对预扩N+层 A4和B5进行再扩，制成由符合N+结深设计要求厚度的正面N+层6和背面 N+层7和中间过渡性N-层8构成的衬底基础片9;最后采用减薄工艺去除 掉正面N+层6,并按设计要求减薄过渡性N-层8,制造出由符合设计要求 的正面N--层10和背面N+层7构成的功率器件用衬底硅片。依据本技术的半导体功率器件用衬底硅片制造工艺制成的半导体 功率器件用衬底硅片主体由位于正面一侧的N-层10和位于背面一侧的N+层7构成，特征在于所述的N+层7的外表面上设置有深度为需要扩散的N+结深 设计要求的二分之一、宽度及间距均与需要扩散的N+结深设计要求相符的凹 槽2,所述的N+层7由紧靠N-层10、深度为二分之一 N+结深的全扩散区11 和深度为二分之一N+结深的间隔凹槽区12构成。此外，所述的凹槽2的宽 度及间距可以相同，也可以不相同。权利要求1.一种功率半导体器件用衬底硅片，主体由位于正面一侧的N-层(10)和位于背面一侧的N+层(7)构成，其特征在于所述的N+层(7)的外表面上设置有深度为需要扩散的N+结深设计要求的二分之一、宽度和间距与需要扩散的N+结深设计要求相符的凹槽(2)，所述的N+层(7)由紧靠N-层(10)、深度为二分之一N+结深的全扩散区(11)和深度为二分之一N+结深的间隔凹槽区(12)构成。2. 根据权利要求l或2所述的功率半导体器件用衬底硅片，其特征在于 所述的凹槽(2)的宽度和间距相同或不相同。专利摘要本技术涉及一种功率半导体器件用衬底硅片的制造工艺，特征在于在原始单晶片N-基片A的背面上刻蚀设置有深度为需要扩散的N+结深的二分之一、宽度及间距与需要扩散的N+结深相符的凹槽，由于凹槽的原因，在背面上实施扩散达到N+结深设计要求厚度N+层所需的时间比不带凹槽时的时间相比可减少二分之一，相应地在正面上形成的N+层厚度可以减薄二分之一，因而可以相应地缩短扩散生成N+层的时间，节约去除正面N+层的加工时间，减薄所用原始单晶片的厚度，生产周期短且用料少，有利于降低生产成本、材料成本和提高生产率。文档编号H01本文档来自技高网...

【技术保护点】
一种功率半导体器件用衬底硅片，主体由位于正面一侧的Ｎ－层（１０）和位于背面一侧的Ｎ＋层（７）构成，其特征在于所述的Ｎ＋层（７）的外表面上设置有深度为需要扩散的Ｎ＋结深设计要求的二分之一、宽度和间距与需要扩散的Ｎ＋结深设计要求相符的凹槽（２），所述的Ｎ＋层（７）由紧靠Ｎ－层（１０）、深度为二分之一Ｎ＋结深的全扩散区（１１）和深度为二分之一Ｎ＋结深的间隔凹槽区（１２）构成。

【技术特征摘要】

【专利技术属性】
技术研发人员：邵光平，
申请(专利权)人：上海富华微电子有限公司，
类型：实用新型
国别省市：31[中国|上海]