数据处理方法、信号处理器、芯片和电子设备技术

本申请涉及一种数据处理方法、信号处理器、芯片和电子设备，该方法包括：将N组待处理数据中的n组待处理数据，按照设定排列方式存储到一组寄存器区域中，该N组待处理数据对应至少一组寄存器区域；控制该N组待处理数据对应的每组寄存器区域进行矢量乘累加操作，得到该N组待处理数据的处理结果；其中，该N和n为正整数。本申请实施例，将N组待处理数据中的n组待处理数据，按照设定排列方式存储到一组寄存器区域中，可以按照寄存器区域的分组对N组待处理数据进行矢量乘累加操作，提高数据处理效率。

【技术实现步骤摘要】

本申请涉及芯片领域，更具体地，涉及一种数据处理方法、信号处理器、芯片和电子设备。

技术介绍

1、在一些场景中，可以使用矢量数字信号处理器(vector data signal processor，vdsp)等处理芯片计算数据的自相关矩阵。例如，在频域方向上可以采用最小均方误差(minimize mean square error，mmse)的方案进行时延扩展估计。这种情况下，需要计算信道频域自相关矩阵，再基于信道频域自相关矩阵计算均方误差(mean square error，mse)。采用处理芯片计算自相关矩阵的方式所需的指令数较多，效率低。

技术实现思路

1、本申请实施例提供一种数据处理方法、信号处理器、芯片和电子设备，可以提高数据处理效率。

2、本申请实施例提供一种数据处理方法，包括：

3、将n组待处理数据中的n组待处理数据，按照设定排列方式存储到一组寄存器区域中，该n组待处理数据对应至少一组寄存器区域；

4、控制该n组待处理数据对应的每组寄存器区域进行矢量乘累加操作，本文档来自技高网...

【技术保护点】

1.一种数据处理方法，包括：

2.根据权利要求1所述的方法，其中，一组寄存器区域包括一个第一寄存器区域和与所述第一寄存器区域对应的R个第二寄存器区域；控制所述N组待处理数据对应的每组寄存器区域进行矢量乘累加操作，得到所述N组待处理数据的处理结果，包括：

3.根据权利要求2所述的方法，其中，经过矢量乘法操作得到所述每组待处理数据的自相关矩阵中的部分上三角元素和部分下三角元素。

4.根据权利要求2或3所述的方法，其中，控制所述N组待处理数据对应的每组寄存器区域进行矢量乘累加操作，得到所述N组待处理数据的处理结果，还包括：

5.根据权利要求2至4...

【技术特征摘要】

1.一种数据处理方法，包括：

2.根据权利要求1所述的方法，其中，一组寄存器区域包括一个第一寄存器区域和与所述第一寄存器区域对应的r个第二寄存器区域；控制所述n组待处理数据对应的每组寄存器区域进行矢量乘累加操作，得到所述n组待处理数据的处理结果，包括：

3.根据权利要求2所述的方法，其中，经过矢量乘法操作得到所述每组待处理数据的自相关矩阵中的部分上三角元素和部分下三角元素。

4.根据权利要求2或3所述的方法，其中，控制所述n组待处理数据对应的每组寄存器区域进行矢量乘累加操作，得到所述n组待处理数据的处理结果，还包括：

5.根据权利要求2至4中任一项所述的方法，其中，控制所述n组待处理数据对应的一组寄存器区域中的所述第一寄存器区域和/或所述r个第二寄存器区域进行矢量乘法操作，包括：

6.根据权利要求5所述的方法，其中，所述r个第二寄存器区域的第1个第二寄存器区域中的数据排列方式与所述第一寄存器区域中所述n组待处理数据的排列方式相同。

7.根据权利要求5所述的方法，其中，所述r个第二寄存器区域的第r+1个第二寄存器区域中第1个存储单元到第n×t个存储单元，对应存储缓存单元中第n×r+1个存储单元到第n×(r+t)个存储单元的数据；所述r为大于1的整数，所述r为从0到r的整数，其中t是一组待处理数据的长度。

8.根据权利要求2至4中任一项所述的方法，其中，控制所述n组待处理数据对应的一组寄存器区域中的所述第一寄存器区域和/或所述第二寄存器区域进行矢量乘法操作，包括：

9.根据权利要求8所述的方法，其中，所述r个第二寄存器区域的第1个第二寄存器区域中的数据排列方式，与所述第一寄存器区域中前n个存储单元内的数据循环移位后的排列方式相同。

10.根据权利要求8所述的方法，其中，所述r个第二寄存器区域的第r个...

【专利技术属性】
技术研发人员：何针，马瑜，
申请(专利权)人：哲库科技北京有限公司，
类型：发明
国别省市：