本实用新型专利技术公开了一种伪随机信号发送机，包括机壳及位于机壳内部的ＣＰＵ模块、与ＣＰＵ模块双向连接的ＣＰＬＤ模块、接入ＣＰＬＤ模块的ＧＰＳ授时模块和通过Ａ／Ｄ转换模块接入ＣＰＵ模块的电压电流互感器，所述ＣＰＬＤ模块通过ＩＧＢＴ驱动模块接入ＩＧＢＴ功率模块。所述伪随机信息发送机仅需提供外部高压直流电源即可产生伪随机信号的伪随机信号发生机，产生的信号精度高，时延少，且输出的伪随机信号与ＧＰＳ授时信号同步，进一步提高了接受信号的精度。（*该技术在2019年保护过期，可自由使用*）
【技术实现步骤摘要】
本技术涉及一种信号发生装置，具体是一种伪随机信号发送机。
技术介绍
在地球物理勘探领域，运用电磁法进行勘探时，需要专用的信号发生器。美国 ZONGE公司生产的GDP-32多功能电法接收机、加拿大凤凰公司生产的V8多功能电法接收 机，一般使用双边型方波和一定占空比的方波作为发送信号。 由于方波带宽有限，且发送频率按指数倍增加，频率分辨率不高。而伪随机信号接 收机接收的信号除了各种占空比的方波外，还包括各种频谱的伪随机信号、用户自定义波 形。波形的复杂度和带宽也相应提高。 现有的电法勘探信号发生器无法满足伪随机信号电磁勘探 的要求。
技术实现思路
本技术的目的在于克服国外仪器的上述技术缺陷，提供一种仅需提供外部高 压直流电源即可产生伪随机信号的伪随机信号发生机，产生的信号精度高，时延少，且输出 的伪随机信号与GPS授时信号同步，进一步提高了接受信号的精度。 本技术是通过以下技术方案实现的，一种伪随机信号发送机包括机壳及位于 机壳内部的CPU模块、与CPU模块双向连接的CPLD模块、接入CPLD模块的GPS授时模块和 通过A/D转换模块接入CPU模块的电压电流互感器，所述CPLD模块通过IGBT驱动模块接 入IGBT模块。 其中CPLD模块包括CPU总线扩展电路和伪随机波形生成单元；伪随机波形生成单 元由程控分频器、程控地址发生器电路、波形存储芯片(即EPROM芯片)和死区延时电路构 成；其中死区延时电路是由计数器和触发器组成的时序电路。 根据实施例的优选方案，CPLD模块连接有键盘电路、LCD显示器以及串行通信端 口。 CPU通过总线直接与数据存储器和实时时钟芯片相连。所述IGBT模块采用日本富士公 司生产的6MBP75RA12智能IGBT功率模块。该模块内部含有六只功率MOS管，其中有四只 MOS管组成H桥式逆变电路，还有一只MOS管控制假负载通路。 本技术中的GPS授时模块优选采用工业级的商用GPS授时模块成品，它提供 全球标准秒信号和与之同步的32Hz方波信号。GPS授时模块通过接收GPS卫星上的原子钟的授时信号来同步内部高精度恒温晶体振荡器，并输出标准的秒信号和与之同步的其它频 率信号。由于各个GPS授时模块都是接收同样的GPS卫星信号来工作的，所以它们都能够 提供同样精度的标准秒信号，误差可达到10-9秒。因此当伪随机信号发送机与伪随机信号 接收机内部都安装有GPS授时模块时，它们就相当于在GPS卫星发出的授时信号的指挥下 工作，就像在它们之间架设了一条同步电缆，可以同步伪随机信号发送机与伪随机信号接 收机内部电路的工作时序。这样的同步工作机制对于提高信号的接收精度，减低干扰都大 有好处。 GPS授时模块产生的两种频率信号同时输入LPLD模块。让32Hz方波信号作为驱 动CPLD产生伪随机信号的时钟信号。1Hz方波信号则输入单片机的中断引脚，作为伪随机 信号同步输出的控制信号。 所述CPLD为复杂可编程逻辑器件，其能将在计算机上设计好的逻辑电路通过下 载的方式下载到芯片内部，从而实现相应的逻辑功能。也可以通过重新下载来修改设计的 电路而不需要对真正的物理电路进行修改。 本技术所述伪随机信号发生机仅需提供外部高压直流电源即可产生伪随机 信号的伪随机信号发生机，产生的信号精度高，时延少，且输出的伪随机信号与GPS授时信 号同步，进一步提高了接受信号的精度。 以下结合附图和具体实施方式对本技术做进一步说明。附图说明图1是实施例所述伪随机信号发送机的结构示意图； 图2是图1中CPLD的结构示意图； 图3是图2中程控地址发生器的电路图； 图4是图2中死区延时电路图； 图5是图1中IGBT驱动模块电路图。具体实施方式如图1所示，一种伪随机信号发送机包括机壳及位于机壳内部的微机板、GPS授时 模块、IGBT驱动模块及IGBT模块、LCD显示屏及键盘、电源等组成。微机板上安装有CPU模 块、与CPU模块双向连接的CPLD模块、接入CPLD模块的GPS授时模块和通过A/D转换模块 接入CPU模块的电压电流互感器，所述CPLD模块通过IGBT驱动模块接入IGBT功率模块。 所述CPLD模块包括CPU总线扩展电路和伪随机波形生成单元。 如图2所示，所述CPU总线扩展电路包括总线选择模块、串行通信选择模块和端口 扩展模块，伪随机波形生成单元包括与GPS授时模块连接的程控分频器、所述程控分频器 依次通过与端口扩展模块连接的程控地址发生器、波形存储芯片(即EPR0M芯片)、死区延 时电路，接入信号输出锁定保护电路，最后输出信号，该程控分频器上还连接有同步控制电 路。 其中CPU是模块整台仪器的控制核心；CPU模块通过总线直接与数据存储器和实 时时钟芯片相连，可以直接读取实时时钟数据和将仪器工作时的电流数据保存到数据存储 器芯片。CPU还直接与CPLD模块相连，控制产生的波形和输出的频率。A/D转换器在CPU 的控制下采集仪器工作时的电压和电流数据，并将数据传送到CPU待处理。 CPLD模块负责CPU的端口扩展和波形发生。所以键盘电路和LCD显示器以及串行 通信端口都通过CPLD扩展的端口与CPU进行连接。伪随机波形发生单元是CPLD的核心功 能，他不仅要能够产生各种频谱的伪随机波形，还要进行同步控制，使得输出的伪随机波形 是与GPS秒信号是同步的。 CPLD产生的信号提供给IGBT驱动模块。经过IGBT驱动模块对信号隔离和整形放 大后驱动智能IGBT功率模块。 CPLD内部结构具体说明如下首先是提供了 CPU总线扩展。其次他要对输入的GPS 标准频率进行各种分频和频率选择。经过选频的方波信号送入伪随机波形生成单元就输出 了与GPS秒信号同步的伪随机信号了。为了驱动实际的IGBT电路还需要将伪随机信号先 送入死区延时电路。这样就生成了一对包含死区间隔且相位差180度的伪随机驱动信号。 在输出信号的同时还必须提供硬件过流保护，在输出电流过大的时候由硬件自动停止波形 的发生，保护仪器和操作人员的安全。本实施例所述伪随机信号发生机的逻辑功能就是对 CPLD芯片进行编程来实现的。 CPLD内部构成的程控地址发生器电路直接连接到位于微机板上的波形存储芯片 即EPROM存储芯片。由程控分频器、程控地址发生器、EPROM波形存储芯片、死区延时电路 组成了伪随机波形发生模块。由于伪随机信号发送机可以产生多种频谱的信号，所以将这 些信号的波形通过波形存储电路按照不同的种类存储在存储器的不同地址段中，采用查表 的方式来输出信号。再通过如图3所示的程控地址发生器电路来产生查询不同地址段波形 数据的查询地址。单片机输出要发送该种频谱的信号的指令，由译码电路转换出该频谱在 存储器中的那一段，并输出可以查询该段的地址，这样就能够读出该段内存储的波形了。 微机板上的主控芯片78E516单片机根据从GPS授时模块输入的全球标准1Hz的 秒信号，以每天的O时O分O秒作为起始点，以发送的伪随机信号中包含的最低频率的周期 作为间隔，经过计算后找出每一个同步时刻，来控制伪随机信号的同步发生，也就是同步标 准。在伪随机信号发送机停止输出时，单片机输出锁定信号，使得伪随机信号发生器电路停 止工作，并且电路复位归零。当需要进入工作本文档来自技高网...
【技术保护点】
一种伪随机信号发送机，其特征是包括机壳及位于机壳内部的ＣＰＵ模块、与ＣＰＵ模块双向连接的ＣＰＬＤ模块、接入ＣＰＬＤ模块的ＧＰＳ授时模块和通过Ａ／Ｄ转换模块接入ＣＰＵ模块的电压电流互感器，所述ＣＰＬＤ模块通过ＩＧＢＴ驱动模块接入ＩＧＢＴ模块。
【技术特征摘要】
【专利技术属性】
技术研发人员：何继善，蒋奇云，付国红，杨振，宾亚新，唐长军，曾智力，李祥，涂惠，颜俊，
申请(专利权)人：湖南继善高科技有限公司，
类型：实用新型
国别省市：43[中国|湖南]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。