时基移相方法和装置制造方法及图纸

本发明专利技术涉及一种时基移相方法和装置，它实现了与传统时基移相法相同的功能，但计数器的个数只有一个，不随移相次数的增加而增加。本发明专利技术的特点是只对原始时基信号进行计数，对其他移相后时基信号不计数，而是采样原始时基信号和移相后时基信号的高低电平组合状态，通过组合状态计算补偿值，来提高测量精度。

【技术实现步骤摘要】

本专利技术涉及一种在测量、测量及测量脉冲宽度等应用场合提高测量精度的时基移相方法，以及使用这种方法的装置。
技术介绍
在电子系统中，通常要用到测频率、测周期及测脉冲宽度等技术，对测量精度有较 高的要求，提高测量精度的方法有提高时基频率和时基移相等多种方法。时基频率越高，测 量精度越高，但是频率越高对芯片的性能要求也越高，例如要求Ins的测量误差时，时基频 率就需要提高到lGHz，此时一般计数器芯片很难正常工作，同时也会带来电路板的布线、材 料选择、加工、成本等诸多问题。 时基移相法就是把时基信号等相位移相，然后对移相后的各时基分别计数，如果 移相n(n为整数，大于等于1)次，相当于把时基频率提高n倍，时基移相法的优点是可用较 低的时基频率，成倍的提高测时分辨率，从而提高测量精度。但是传统采用的时基移相法， 当移相次数越多、测量时间越长时，需要的计数器个数和位数越多，控制时序越复杂，电路 也极其复杂和庞大，不利于工程实现和调试。 传统时基移相法就是把时基信号等相位移相，然后对移相后的各时基分别计数， 每个移相器移相的值为i*(360° /n) ， i是大于等于0到小于n的整数，如果移相n次，则 等效时基频率为时基频率的n倍，从而测时分辩率也提高n倍。比如时基频率为1000MHz， 移相4次，则等效时基频率为4000MHz，则测量精度提高4倍，测时分辨率为250ps (皮秒)。 传统的时基移相法工作原理(以4次移相测周期为例说明)如图l所示，工作 时序如图2所示。传统的时基移相法所采用的结构包括放大整形单元101、时基产生单 元102、3个移相器103-105、可编程分频器106、同步单元107、事件计数器108、4个时基 计数器109-112、加法器113、两个FIF0 114-115以及微处理器116。其中FIFO(First-In First-Out)是一种先进先出的存储器。 上述的传统时基移相法中，放大整形单元101的输入端连接被测信号Fx，其输出 端分别与同步单元107和事件计数器108的输入端连接。时基产生单元102的输出端分别 与可编程分频器106、时基计数器1109、移相器1103、移相器2104及移相器3110连接；移 相器1103、移相器2104及移相器3105的输出端分别对应与时基计数器2110、时基计数器 3111、时基计数器4112的输入端连接。事件计数器108的输出与FIFO 1114输入连接，4个 时基计数器109-112的输出与加法器113的输入连接。加法器113的输出与FIF02 115的 输入连接，两个FIFO 114-115的输出与微处理器连接。同步单元107的输出与两个FIFO 114-115的输入连接。 被测信号Fx经过放大整形单元101，得到脉冲序列Ex，然后，对生成的脉冲序列在 闸门信号Tg内计数，共有五个计数器4个时基计数器109-112和一个事件计数器108。事 件计数器计算在闸门时间Tg内事件信号的脉冲数AM ;四个时基计数器109-112计算在闸 门时间Tg内原始时基信号和移相后时基信号的脉冲数AN1、 AN2、 AN3、 AN4，等效时基Te的脉冲计数为AN。 由工作时序图2可以得出以下公式 Tg = Tx*(Mt+l-Mt) =Te*AN= 4To* 艮卩Tg = Tx* A M = 4To* ( A N1+ A N2+ A N3+ A N4) 其中 Te = 4To AN = AN1+AN2+AN3+AN4 Te:等效时基的周期。 Tg:闸门时间。 To:时基信号的周期 Tx :被测信号周期，取倒数即为被测信号频率。 Mt :t时刻采样的事件计数器值。 Mt+1 :t+l时刻采样的事件计数器值。 (N0+N1+N3+N4) t :t时刻采样的四个时基计数器求和值。 (N0+N1+N3+N4) t+1 :t+l时刻采样的四个时基计数器求和值。 从上面公式可以计算出被测信号的周期，相对与用单个时基信号的测量，周期测 量精度提高了 4倍，按此工作原理，如果移相n次，则计算公式相应为 Tg = Tx*(Mt+l-Mt) = Te* A N= 4To* 艮卩Tg = Tx* A M = 4To* ( A N1+ A N2+ A N3+ A N4+. A Nn) 传统时基移相法的优点是可用较低的时基频率，成倍的提高测时分辨率，从而提 高测量精度，而且由于时基频率较低，硬件容易实现和调试。但是当移相次数很多时，时 基计数器会成倍增多， 一般情况下，时基计数器位数很多，如果时基计数器增多，加法器和 FIFO硬件电路资源也会大幅增加，硬件电路体积大幅增加，提高了工程实现难度，也会降低 系统可靠性。
技术实现思路
本专利技术是为了克服传统时基移相方法存在的缺点，而提供的一种新型的时基移相 方法和装置。 本专利技术为解决上述技术问题而采用的技术方案是提出一种时基移相装置，包括放大整形单元、时基产生单元、多个移相器、可编程分频器、第一同步单元、第二同步单元、事件计数器、时基计数器、锁存器、第一FIFO、第二FIFO以及微处理器，其中 所述放大整形单元的输入端连接被测信号，其输出端分别与所述第一同步单元和事件计数器的输入端连接； 所述时基产生单元的输出端分别与所述可编程分频器、时基计数器、锁存器、多个 移相器及第二同步单元的输入连接； 所述事件计数器的输出与所述第一FIFO的输入连接，所述时基计数器的输出与 所述第二 FIFO的输入连接； 所述锁存器的输出与所述第一FIFO的输入连接，所述第一 FIFO和第二 FIFO的输 出与微处理器连接； 所述第一同步单元的输出与所述第一FIFO及锁存器的输入连接，所述第二同步 单元输出与所述第二 FIFO的输入连接。 在上述的时基移相装置中，所述的第一同步单元和第二同步单元分别由触发器构 成。 在上述的时基移相装置中，所述锁存器是D型锁存器。 相应地，本专利技术提出一种时基移相方法，其利用上述的时基移相装置执行以下步骤 被测信号经过放大整形单元，得到脉冲序列，然后送到事件计数器进行计数； 时基产生单元产生原始时基信号送到时基计数器进行计数； 所述原始时基信号和经过多个移相器进行移相之后的信号一起送到锁存器的输 入端； 所述原始时基信号送到可编程分频器产生原始闸门信号，并于第一同步单元经被 测信号同步后产生第一闸门信号，第一闸门信号于第二同步单元再经过原始时基信号同步 产生第二闸门信号； 于第一闸门信号的上升沿采样事件计数器及锁存器锁存的原始时基信号和移相 后时基信号的高低电平组合状态瞬时值，然后锁存到第一FIFO中，于第二闸门信号的上升 沿采样时基计数器瞬时值，锁存到第二 FIFO ;以及 于该微处理器依据所述高低电平组合状态瞬时值和所述时基计数器瞬时值计算 被测信号周期。 在上述的方法中，对于n次移相，每个移相器移相的值为i*(360° /n)，其中n是 大于等于2的整数，i是大于等于0到小于n的整数。 本专利技术由于采用以上技术方案，使之与传统时基移相法相比，实现了与传统时基 移相法相同的功能，但计数器的个数只有一个，不随移相次数的增加而增加，时序控制也很 方便，使电路大大简化，更加便于工程实现和调本文档来自技高网...

【技术保护点】
一种时基移相装置，包括放大整形单元、时基产生单元、多个移相器、可编程分频器、第一同步单元、第二同步单元、事件计数器、时基计数器、锁存器、第一ＦＩＦＯ、第二ＦＩＦＯ以及微处理器，其中：所述放大整形单元的输入端连接被测信号，其输出端分别与所述第一同步单元和事件计数器的输入端连接；所述时基产生单元的输出端分别与所述可编程分频器、时基计数器、锁存器、多个移相器及第二同步单元的输入连接；所述事件计数器的输出与所述第一ＦＩＦＯ的输入连接，所述时基计数器的输出与所述第二ＦＩＦＯ的输入连接；所述锁存器的输出与所述第一ＦＩＦＯ的输入连接，所述第一ＦＩＦＯ和第二ＦＩＦＯ的输出与微处理器连接；所述第一同步单元的输出与所述第一ＦＩＦＯ及锁存器的输入连接，所述第二同步单元输出与所述第二ＦＩＦＯ的输入连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：杨文举，杨成，
申请(专利权)人：中国电子科技集团公司第五十研究所，
类型：发明
国别省市：31[中国|上海]