微机电元件与制作方法技术

本发明专利技术涉及一种微机电元件与制作方法，所制作出的微机电元件包含：依任意次序沉积的包含至少一层金属层与一层防护层的薄膜结构；以及连接在该薄膜结构下方的突起部。较佳的薄膜结构为至少包含下方防护层、金属层、上方防护层的三层式薄膜结构。此微机电元件例如适合应用来制作电容式微声压传感器。

【技术实现步骤摘要】

本专利技术涉及一种，特别是一种与CMOS制 程兼容且不需要使用SOI (Silicon-On-Insulator)晶圆的电容式微声压传 感器(Capacitive Micro-electro-mechanical Acoustical Sensor)与审!]作方 法，且根据本专利技术方法所制作的微声压传感器具有较佳的制程整合度， 可制作单芯片化的微声压传感器。
技术介绍
微机电元件有各种应用，微声压传感器即为其一。微机电技术制 作的微声压传感器已不断在市场上推出，因其体积小、可批次化制造、 可阵列化并可与IC元件整合等优势，已成为未来麦克风发展的主流。 其中，利用电容式感测的声压传感器又为大宗，主要原因为电容式感 测具有高灵敏度、低自生噪声等优点。制作微机电元件，为符合设计上对于机械特性的要求，常需要特 殊专门开发制作微机械结构的制程。以电容式微声压传感器为例，美 国专利第5,490,220号提出一种以两片晶圆制作微机电麦克风的方法， 其缺点之一是必须以接合方式将薄膜电极与背板电极黏合，其制程繁 杂度较高。美国专利第7,1卯，038号提出一种制作微机械声压传感器的方法， 此案以多晶硅为薄膜电极，二氧化硅为牺牲层，P型掺杂的硅基材为背 板电极。以多晶硅作为结构，机械特性虽佳，但其薄膜应力控制不易， 且沉积速度及厚度都受限制。以目前而言，沉积低应力多晶硅作为机 械结构，仍非标准CMOS制程所能提供。美国专利第7,049,051号提出一种利用与CMOS制程兼容技术制 作微机电麦克风的方法，其利用CMOS制程中沉积的金属层与介电层 作为薄膜电极，再以等向性蚀刻方式将硅基板蚀刻，制作出振动腔及 硅背板结构。此方法利用XeF2气体等向性蚀刻硅基板，对于背板与薄 膜电极间的距离难以有效掌握，亦即声压传感器的灵敏度会产生误差。 另外，在薄膜电极机械结构的边界上也会产生定义误差的问题。美国专利第7,202,101号则针对微机电麦克风的薄膜结构开发制 作，此案利用金属层作为薄膜电极的导电结构，利用特殊具绝缘性的 高分子材料将之包覆，作为薄膜主体结构。此种气相沉积的高分子薄 膜特性虽佳，但目前并非标准CMOS制程中广泛应用的制程材料。以上制程中除美国专利第7，049，051号外，皆不能与CMOS制程 兼容，而美国专利第7,049,051号所制出的微机电结构有前述不尽理想 之处。因此，本专利技术针对以上现有技术的缺点，提出解决之道。
技术实现思路
本专利技术的第一目的在于，提出一种制作微机电元件的方法，其中 并不需要使用特殊晶圆与特殊制程，可完全与目前的CMOS制程整合。本专利技术的第二目的在于，提出一种微机电元件，此微机电元件例 如可制作为电容式微声压传感器。为达上述目的，就本专利技术的其中一个观点而言，提供了一种微机 电元件制作方法，包含提供一个基板；在该基板上形成介电层；在 该介电层中以不同于介电层的材质形成突起部，且该突起部不与该基 板上表面相连；沉积包含至少一层金属层与一层防护层的薄膜结构； 蚀刻该基板的背部形成穿孔；以及蚀刻去除该介电层的一部份。上述方法中，薄膜结构以至少包含下方防护层、金属层、上方防护层的三层式薄膜结构为较佳。上述方法中，可进一步在该介电层中形成防护环，且所述突起部 和防护环都宜以金属制成。此外，所述上方防护层和下方防护层材料以绝缘材料为较佳，可 选自以下之一或多者氮化硅、氮氧化硅、氧化钛。所述介电层材料 可选自以下之一或多者二氧化硅、掺氟二氧化硅、低介电常数材料、 其它氧化物。此外，就本专利技术的另一个观点而言，提供了一种微机电元件，包 含依任意次序沉积的包含至少一层金属层与一层防护层的薄膜结构； 以及连接在该薄膜结构下方的突起部。薄膜结构以至少包含下方防护层、金属层、上方防护层的三层式 薄膜结构为较佳。上述微机电元件例如适合应用来制作电容式微声压传感器。下面通过具体实施例详加说明，当更容易了解本专利技术的目的、技 术内容、特点及其所达成的功效。附图说明图1A-1H标出本专利技术的一个实施例； 图2标出图1A的顶视图。图中符号说明11 第零层硅基板12 掺杂区 13a、 13b 介电层14通道层15金属层16通道层17a下方防护层17b上方防护层18金属层19a蚀刻保护层19b、 19c光阻20穿孔40薄膜结构50突起部60防护环具体实施方式本专利技术中的附图均属示意，主要意在表示制程步骤以及各层之间 的上下次序关系，至于形状、厚度与宽度则并未依照比例绘制。首先说明本专利技术的第一实施例。请参阅图1A，在本实施例中，首 先提供一个第零层晶圆基板ll，此基板11例如可为硅基板，以与CMOS 制程兼容。接着在基板11上形成掺杂区12，必要时亦可以CMOS制 程制作晶体管元件等(在图标以外的区域，未示出)。接着，再制作图 标上方的结构，此结构包含介电层13a、 13b，接触层14，第一层金属 层15，和第一层通道层16。制作此结构有各种方法可以釆行，例如， 可以先沉积第一层介电层，打开开孔填入接触层14，再沉积第一层金 属层15，定义图案后，沉积第二层介电层并平坦化，再打开开孔填入 第一层通道层16。亦即，在此方法中，介电层13a (13b)是由两层介 电层所叠合而成。或者，亦可采取所谓的镶嵌式制程(damascene)，先 沉积第一层介电层后，打开开孔一次填入第一层金属层15和接触层14， 再沉积第二层介电层后，打开开孔填入第一层通道层16。在此方法中， 介电层13a (13b)亦是由两层介电层所叠合而成。又或者，视整体元件的其它部分布局而定，如不需要第一层通道层16、或第一层通道层16的图案和第一层金属层15相同，则可仅一次沉积介电层，并使用一 次的镶嵌式制程，而完成图标的结构。请对照图1A的剖面图和图2的顶视图，在介电层13a中，第一层 金属层15和第一层通道层16构成向下的突起部50。突起部50的下表 面与基板11的上表面不相连。突起部50的数目可视需要而任意设置， 图标突起部50的数目为二仅属举例。突起部50的作用，容后参照图 1H再作说明。此外，接触层14、第一层金属层15、和第一层通道层 16构成防护环60，将介电层13a与13b彼此隔离；介电层13b的区域 可设置其它结构(未示出)。图标接触层14、第一层金属层15、和第 一层通道层16的宽度与厚度的相对关系仅为举例，实际制作时可以任 意变化。以上所述是以两层金属制程为例，其接触层与通道层例如可使用 钩来制作，金属层则可使用铝来制作，介电层可使用氧化物如二氧化 硅、掺氟二氧化硅、低介电常数材料等。当然，使用其它导电与介电 材料来制作内连线也是可行的，且金属层数目当然也可以更多，图标 仅是举例。请参阅图1B，接续图1A制程之后，在上方继续沉积一层下方防 护层17a，此防护层17a例如为氮化硅或氮氧化硅，并在其上沉积第二 层金属层18，之后再在其上沉积一层上方防护层17b。上方防护层的 材料可以和下方防护层相同或不同，上下方防护层的作用是保护第二 层金属层18，此外并需要能在后续蚀刻介电层区域13a时抵抗蚀刻， 因此，任何在蚀刻介电层区域13a时具有髙选择比的导电或绝缘材料都 可以使用于防护层的制作，所述的氮化硅或氮氧化硅仅为举例，其它 材料如氧化钛等亦可。上下方防护层本文档来自技高网...

【技术保护点】
一种微机电元件制作方法，其特征在于，包含：　提供一个基板；　在该基板上形成介电层；　在该介电层中以不同于介电层的材质形成突起部，且该突起部不与该基板上表面相连；　沉积包含至少一层金属层与一层防护层的薄膜结构；　 蚀刻该基板的背部形成穿孔；以及　蚀刻去除该介电层的一部份。

【技术特征摘要】
1.一种微机电元件制作方法，其特征在于，包含提供一个基板；在该基板上形成介电层；在该介电层中以不同于介电层的材质形成突起部，且该突起部不与该基板上表面相连；沉积包含至少一层金属层与一层防护层的薄膜结构；蚀刻该基板的背部形成穿孔；以及蚀刻去除该介电层的一部份。2. 如权利要求l所述的微机电元件制作方法，其中，该突起部以 金属制成，且该突起部包含一层金属层与一层通道层。3. 如权利要求l所述的微机电元件制作方法，其中，更包含在 该介电层中形成金属防护环，且该金属防护环包含一层接触层、 一层 金属层与一层通道层。4. 如权利要求l所述的微机电元件制作方法，其中，该介电层材 料选自以下之一或多者二氧化硅、掺氟二氧化硅、低介电常数材料、 其它氧化物。5. 如权利要求l所述的微机电元件制作方法，其中，该防护层材 料为绝缘材料，或以下之一或多者氮化硅、氮氧化硅、氧化钛。6. 如权利要求l所述的微机电元件制作方法，其中，该蚀刻基板 背部的步骤包括定义第一屏蔽图案；根据该第一图案蚀刻该基板背 部的部分深度；定义第二屏蔽图案；以及根据该第二图案蚀刻该基板 背部。7. 如权利要求6所述的微机电元件...

【专利技术属性】
技术研发人员：李昇达，王传蔚，
申请(专利权)人：原相科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]