System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 双线接口及其同步检测及同步重置方法技术_技高网

双线接口及其同步检测及同步重置方法技术

技术编号:41281204 阅读:5 留言:0更新日期:2024-05-11 09:31
一种双线接口的运行方法,包含:主装置通过与从装置进行至少一次数据交换来比较计算的期望值与寄存器的回传值,以确认是否发生不同步;以及在发生不同步时通过重置从装置的状态机进入重置完成态并从从装置接收确认比特组,以恢复主装置与从装置之间的同步。

【技术实现步骤摘要】

本专利技术涉及一种双线接口,更特别涉及一种用于检测主装置与从装置之间的同步状况及重置从装置的状态机的双线接口的运行方法以及使用该运行方法的双线接口。


技术介绍

1、双线序列周边接口(2-wire spi)使用时钟接脚(sclk pin)及双向输出入接脚(sdo pin)来实现序列周边接口协议。相较于传统的4线序列周边接口及3线序列周边接口,由于连接主装置及从装置的实体线减少了,可降低系统成本。此外,由于双线序列周边接口未使用芯片致能接脚(ncs pin)及主入从出接脚(miso pin),其可用做其他用途。

2、然而,当从装置的状态机(state machine)与主装置不同步时,由于无法使用芯片致能来重置从装置的状态机,可能需要使用硬重置(hard reset)来恢复同步。

3、一种会造成从装置与主装置不同步的原因是sclk的时钟干扰(clock glitch)。因此,基于时钟干扰的特性,一种传统的同步方式是通过让主装置重复干扰sclk直到从装置的状态机与主装置同步为止。干扰sclk的过程可包含步骤:触变sclk一个单一时钟周期;执行读交换至具有固定回传值的从装置寄存器(例如产品身分寄存器,其在读取时始终回传固定数据样式);比较读取回传寄存数据与期望值;及当所述读取回传寄存数据符合所述期望值,则判定主装置与从装置回到同步状态。然而,如果所述回传寄存数据不符合所述期望值,干扰sclk的过程可重复进行直到所述回传寄存数据符合所述期望值为止。此方法的缺点是需要重复多次(可能多达15次,由于spi装置状态机执行的读/写交换具有8比特地址帧及后续的8比特数据帧)对sclk行干扰以使主装置与从装置重回同步状态。在重复干扰sclk的过程中,从装置的配置缓存器(configuration register)或控制缓存器可能意外地被写入,而可能导致从装置出现无法预期的行为。此外,双向输出入(bi-directional sdo)必须形成开漏(open drain),以防止在重复干扰期间过程中主装置及从装置同时主动驱动双向输出入。然而,双向输出入的开漏则会限制双线序列周边接口的运行速度。

4、另一种同步方法是在从装置另设置监视定时器(watchdog timer)来重置从装置的状态机,这种方法的一个缺点是监视定时器只要在从装置的spi接口在运行,即使在低功耗模式、休眠或停机时仍然持续工作而增加耗能。


技术实现思路

1、有鉴于此,本专利技术提供一种可判断双线接口的从装置与主装置间是否同步的方法及恢复同步的方法,以及使用该等方法的双线接口。

2、本专利技术提供一种主装置与从装置进行至少一个读取/写入交换,并通过比较所述至少一个交换的期望值与从装置内寄存器的回传值以确认是否同步的同步检测方法。

3、本专利技术还提供一种在主装置判断不同步发生时,通过重置从装置的状态机进入重置完成态并从从装置传送确认比特组至主装置,以完成主装置与从装置之间同步的同步恢复方法。

4、本专利技术提供一种双线接口的同步检测方法,所述双线接口包含主装置与从装置。所述同步检测方法包含:以所述主装置与所述从装置进行至少一次交换,并计算所述至少一次交换的期望值;所述至少一次交换结束后,以所述主装置读取所述从装置的寄存器的内容值;以及以所述主装置比较所述期望值与所述内容值,以确认所述主装置与所述从装置是否同步。

5、本专利技术还提供一种双线接口的重置方法。所述双线接口包含以时钟信号线及数据输出线相连接的主装置与从装置。所述重置方法包含:当所述主装置判断在第一时间发生不同步时,其数据输出端口从输出转为输入,并重置其数据输出计数器;当所述从装置在第二时间完成目前交换,其数据输出端口转为输入,以使所述数据输出线的电压拉升至高准位;所述从装置在所述第二时间的16个时钟信号触变后引发重置,并在重置完成态发出确认比特组至所述主装置;以及所述主装置判断所述确认比特组是否正确,其中,所述主装置从所述第一时间持续触变所述时钟信号至所述从装置直到所述确认比特组发送结束。

6、本专利技术还提供一种包含主装置及从装置的双线接口。所述主装置包含数据输出计数器用于计数时钟信号。所述从装置通过时钟信号线,其用于传送所述时钟信号,及数据输出线与所述主装置进行数据交换。所述主装置用于判断与所述从装置之间的不同步,且当判断所述不同步发生时,将其数据输出端口从输出转为输入并在第一期间、第二期间及第三期间分别触变所述时钟信号至所述从装置直到接收到确认比特组。所述从装置用于当目前交换结束后,将其数据输出端口转为输入以使所述数据输出线的电压拉至高准位直到重置完成,并在所述第三期间发出所述确认比特组。

7、为了让本专利技术的上述和其他目的、特征和优点能更明显,下文将配合所附图示,详细说明如下。此外,于本专利技术的说明中,相同的构件以相同的符号表示,于此合先述明。

本文档来自技高网...

【技术保护点】

1.一种双线接口的同步检测方法,所述双线接口包含主装置与从装置,所述同步检测方法包含:

2.根据权利要求1所述的同步检测方法,其中,

3.根据权利要求2所述的同步检测方法,其中,所述主装置以循环冗余检查算法或核对和算法计算所述至少一次交换的所述期望值。

4.根据权利要求2所述的同步检测方法,其中,所述核对寄存器的所述内容值为完成的交换的次数。

5.根据权利要求1所述的同步检测方法,其中,所述寄存器为产品识别寄存器,用于存储所述从装置的产品识别数据。

6.一种双线接口的重置方法,所述双线接口包含主装置与从装置以时钟信号线及数据输出线相连接,所述重置方法包含:

7.根据权利要求6所述的重置方法,还包含:

8.根据权利要求7所述的重置方法,其中,所述预定值介于16至31之间。

9.根据权利要求7所述的重置方法,其中,所述预定值之后,所述主装置持续触变所述时钟信号至所述从装置直到所述数据输出线的电压拉降至低准位。

10.根据权利要求6所述的重置方法,其中,在所述重置完成态,

11.根据权利要求6所述的重置方法,其中,所述第二时间后的所述16个时钟信号期间,在所述从装置的写地址0x7F写入0xFF的写数据。

12.根据权利要求6所述的重置方法,其中,所述确认比特组的最大有效位或最小有效位为逻辑0。

13.根据权利要求6所述的重置方法,还包含:

14.一种双线接口,该双线接口包含:

15.根据权利要求14所述的双线接口,其中,

16.根据权利要求14所述的双线接口,其中,所述第二期间为所述第一期间后直到所述数据输出线的电压拉至低准位的期间。

17.根据权利要求14所述的双线接口,其中,

18.根据权利要求17所述的双线接口,其中,所述重置完成态后,

19.根据权利要求14所述的双线接口,其中,所述确认比特组的最大有效位或最小有效位为逻辑0。

20.根据权利要求14所述的双线接口,其中,所述双线接口为双线序列周边界面。

...

【技术特征摘要】

1.一种双线接口的同步检测方法,所述双线接口包含主装置与从装置,所述同步检测方法包含:

2.根据权利要求1所述的同步检测方法,其中,

3.根据权利要求2所述的同步检测方法,其中,所述主装置以循环冗余检查算法或核对和算法计算所述至少一次交换的所述期望值。

4.根据权利要求2所述的同步检测方法,其中,所述核对寄存器的所述内容值为完成的交换的次数。

5.根据权利要求1所述的同步检测方法,其中,所述寄存器为产品识别寄存器,用于存储所述从装置的产品识别数据。

6.一种双线接口的重置方法,所述双线接口包含主装置与从装置以时钟信号线及数据输出线相连接,所述重置方法包含:

7.根据权利要求6所述的重置方法,还包含:

8.根据权利要求7所述的重置方法,其中,所述预定值介于16至31之间。

9.根据权利要求7所述的重置方法,其中,所述预定值之后,所述主装置持续触变所述时钟信号至所述从装置直到所述数据输出线的电压拉降至低准位。

10...

【专利技术属性】
技术研发人员:周原祥
申请(专利权)人:原相科技股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1