制备半导体晶体管绝缘栅的方法技术

本发明专利技术公开了一种金属－氧化物－半导体（ＭＯＳ）晶体管绝缘栅的制造方法，在温度为１０００℃～１２００℃之间在低浓度氧化性气体中对绝缘栅层进行快速热处理。本方法在绝缘栅层和沟道区之间再生长出一个厚度大于０．０５ｎｍ的氧化物层，导致由于声子能量耦合增强（ＰＥＣＥ）效应而减小绝缘栅的漏电电流２～５个数量级，并且提高了热电子的可靠性。

【技术实现步骤摘要】

本专利技术涉及微电子材料加工领域的金属-氧化物-半导体(MOS)晶体管器件制造 方法，特别是一种减小半导体晶体管中超薄绝缘层漏电的绝缘栅的制造方法。
技术介绍
在现代集成电路(微芯片)中， 一个用于逻辑开关的关健器件是硅基金属-氧化 物-半导体场效应晶体管(MOSFET)。它是构成记忆单元、微处理器及逻辑电路的基本单 元，其体积大小直接关系到超大规模集成电路的集成度，其性能的好与坏直接影响到个 人计算机和主机微处理器及数字信号处理器(DSP)性能。 随着MOS晶体管尺寸的不断縮小，允许更多晶体管集成于单个芯片上，增加芯 片的计算速度。MOS晶体管尺寸的縮小导致了 MOS晶体管的栅氧化物(Si02)变得越来 越薄，目前其厚度为1 2纳米。栅氧化物变薄导致漏电电流变得越来越大，是造成计 算机芯片大部分功率消耗的原因。目前，半导体工业界为减小不断增加的栅漏电电流， 致力于使用较厚的高介电常数(High-K)栅氧化物材料。然而，随着未来栅氧化物厚度的 进一步减小，即使采用High-K栅氧化物晶体管的漏电电流仍大幅增加。因此，寻找大幅 度减小绝缘栅漏电电流的普遍原理和方法显得非常重要。
技术实现思路
本专利技术的目的在于提供一种可以有效减小半导体晶体管绝缘栅漏电电流的绝 缘栅制造工艺在低浓度的氧化性气体氛围下高温(1000 1200°C )快速热处理。这种 方法减小漏电电流2 5个数量级并且因为声子能量耦合增强效应(PECE)提高了热电子 可靠性。 本专利技术的技术方案是 本专利技术其他目的非常明显的在于下列详细描述的技术方案，通过例证显示和具 体化。该专利技术可以胜任其他不同的方面，细节可以多方面的调整变动，要这些调整变 动没有离开该专利的精神和范围。相应地，图片和详细的描述被看做是一种对本质的说 明，而没有限制性。附图说明 在附图里，举例和非局限说明半导体器件制造方法的各个方面。图1-图4描述了基于本专利技术的器件特征曲线。 图5和图6描述了 MOS晶体管器件范例。 图7描述说明了一张与当前专利技术符合的制造方法的流程图。具体实施例方式下面与附图相关联的具体方案是对本专利技术各种表现的一种描述，它并不代表发4明在实施过程中的唯一的表现。为了充分的理解本专利技术，下列具体的方案包括了一些特 别的细节。然而，很明显的是这个专利技术可以在没有这些细节的条件下被实施。在某些情 况下，为了避免模糊本专利技术的概念，已知的结构和组分被显示在方框图里。 通过傅里叶变换红外光谱仪(FTIR)，专利技术人发现了 Si(VSi体系的一种新的效 应，称为声子能量耦合增强效应(PECE)，即当条件适当的快速热处理(RTP)应用于Si(V Si体系，Si-Si、 Si-O及Si-D键的振荡模式形成非常强的能量耦合(见图l).RTP工艺本身 在Si-Si TO模式(468厘米-"、Si-0摆动模式(448厘米-"及Si-Si LO模式(435厘米-"间 产生很强的声子能量耦合(见图1曲线1及曲线2)。正如所期望的，强的能量耦合加强 了Si02/Si中Si-0键，结果使MOS晶体管的电性能得以改善。专利技术人制作了金属-氧化 物-半导体(MOS)电容器及晶体管以检查PECE效应对它们的电参数的影响。当RTP应 用于氧化硅，漏电电流减小了 2 5个数量级。厚氧化物(约10纳米)的漏电电流减小 了 2个数量级而薄氧化物(2.2纳米)的漏电电流减小了 5个数量级(见图2)。如图3所 示，晶体管经氖退火，与热电子相关的MOS晶体管寿命得以提高近200倍。 然而，实际上，在温度为105(TC时在纯氮气或氦中快速热处理MOS晶体管样品 不但不会减小漏电电流，反而会使漏电电流有所增加(如图4所示)。例如，厚度为2.2 纳米的SiC^样品在温度高于100(rC的条件下，快速热处理将会破坏二氧化硅的结构，导 致漏电电流增加。因此， 一定有另外的因素产生PECE效应，从而减小了漏电电流。发 明人发现，通过在Si02样品快速热处理过程中在纯氮气或氦中加入少量氧气(浓度小于 5X)或少量的湿气(浓度小于大约5000ppm)，或两者并用，样品会再生长0.1nm到0.2nm 的二氧化硅，导致漏电电流减小了2 5个数量级(见图2和4)。总之，氧化物再生长 厚度在0.06nm到0.35nm有利于减小漏电电流，以下各图详解了这一发现。 图1是基于11+-&晶片(电子密度1乂1019厘米-3，电阻率5X10-3欧姆-厘米) 的Si/Si02试样(氧化物厚23纳米)在下述三种情况下的FTIR光谱图(l)未退火，(2) RTP退火(氮气中1050°C， 4分钟)，及(3)RTP退火(氮气中1050°C， 4分钟)加氖退火 (450°C， 30分钟)。图2是基于n+-Si晶片(电子密度1 X 1019厘米-3)的Si02(2.2纳米)经下述工艺后的栅漏电电流密度图仅氖退火(45(TC， 30分钟)及RTP(氮气中1050°C， 1分钟)加氖退火(450°C ， 30分钟)。其中RTP后氧化物增厚约0.1纳米(或1埃)； 图3是经下述工艺处理的MOS晶体管(长2微米，宽150微米，氧化物厚约20纳米)在Ve二5伏，VD= 12伏条件下老化时间图仅氖退火处理与RTP加氖退火处理。 图4是基于n-Si的晶片Si02(2.2纳米)，在纯氦气中RTP退火(1040°C ， 60秒钟) 和在含0.42%氧气(体积百分数)的氦气中RTP退火(1040°C， 60秒钟)以及与标准试样 栅漏电电流的对比图。 图5和图6是示例的MOS晶体管。除了掺杂的极性，由于图6概念上与图5 相同，只有图5被详细谈论。如显示，在图5中，P型MOS晶体管的硅基底500，绝缘 502， P+源区和漏区504，沟道506，绝缘栅508和栅电极.这样的一个器件可以根据目 前已知的方法和步骤制造。除这些已知的制造方法之外，当前专利技术也包括改进RTP退火 来修补绝缘栅层508，在它被形成在沟道506之后，但是在栅电极510被形成之前。结果，如下所述，氧化层512在沟道506和绝缘栅508交接处继续生长它修补了绝缘栅层 508并且减小了漏电电流。再生长层厚度大于0.05nm，并且，更特别的是，无需增加绝 缘栅508的厚度，O.lnm到0.2nm厚的再生长层提供了有利的结果。 专利技术人发现在温度高于IOO(TC在纯氮气或氦中快速热处理将破坏二氧化硅(厚度 为2.2nmor22A)的结构，导致漏电电流增加。通常，在温度低于IOO(TC的条件下，快 速热处理不会破坏二氧化硅的结构.这个结果暗示在高温纯氦或纯氮条件下快速热处理将 导致结构损坏.通过在快速热处理过程中加入少量氧气(氧气占氦气比例0.42% )再生长 0.1nm到0.2nm的二氧化硅，这种损坏的结构可以被再度使用。在再生长了 O.lnm的二氧 化硅以后，氧化物( 二).:〗nm成23A)的漏电电流从大约100A/cm2减小到10-4A/cm2(见图 4).对比非退火样品，漏电电流减小大约100倍.因此，这种漏氧化物可以通过在快速退火 过程中加入少量氧气来修补. 通过在快速退火过程中加入少量湿气来修补氧化物，相似的漏电电流减少和 氧化物再生长也可以被观察到。提供有利结果的特殊"少量的湿气"浓度小于大本文档来自技高网...

【技术保护点】
一种制备半导体晶体管绝缘栅的方法，此方法由以下步骤组成：　　在基底的沟道区上制备绝缘栅层；以及，在氧化性气体氛围中，通过加热绝缘栅层至大约１０００℃－１２００℃的高温，在沟道区和绝缘栅层之间生长厚度大于０．０５ｎｍ的氧化物层．

【技术特征摘要】
...

【专利技术属性】
技术研发人员：陈志，郭军，
申请(专利权)人：陈志，
类型：发明
国别省市：90[]