衬底处理方法、半导体器件的制造方法、衬底处理装置、及记录介质制造方法及图纸

本发明专利技术涉及衬底处理方法、半导体器件的制造方法、衬底处理装置、及记录介质，课题在于提供能够提高衬底上形成的膜的阶梯覆盖性的技术。包括：(a1)向衬底供给第1改性气体的工序；(a2)向前述衬底供给具有第1元素的第1处理气体的工序；(b1)向前述衬底供给第2改性气体的工序；和(b2)向前述衬底供给具有第2元素、且比同一条件下的前述第1处理气体更容易吸附于前述衬底的开口部侧的第2处理气体的工序，前述方法具有将(a1)和(a2)进行第1次数、将(b1)和(b2)进行第2次数，形成包含前述第1元素和前述第2元素的膜的工序，(b1)是在前述第2改性气体比同一条件下的前述第1改性气体更容易吸附于前述衬底的表面的条件下进行的。

【技术实现步骤摘要】

本公开文本涉及衬底处理方法、半导体器件的制造方法、衬底处理装置、及记录介质。

技术介绍

1、作为半导体器件的制造工序的一个工序，有时进行在具有凹部的衬底上形成膜的处理(例如参见专利文献1)。

2、现有技术文献

3、专利文献

4、专利文献1：日本特开2022-085236号公报

技术实现思路

1、专利技术所要解决的课题

2、本公开文本提供能够提高衬底上形成的膜的阶梯被覆性(阶梯覆盖性)的技术。

3、用于解决课题的手段

4、根据本公开文本的一个方式，提供下述技术，其包括：

5、(a1)向衬底供给第1改性气体的工序；

6、(a2)向前述衬底供给具有第1元素的第1处理气体的工序；

7、(b1)向前述衬底供给第2改性气体的工序；和

8、(b2)向前述衬底供给具有第2元素、且比同一条件下的前述第1处理气体更容易吸附于前述衬底的表面的第2处理气体的工序，

9、前述方法具有将(a1)和(a2)进本文档来自技高网...

【技术保护点】

1.衬底处理方法，其包括：

2.如权利要求1所述的衬底处理方法，其中，所述衬底具有凹部。

3.如权利要求1所述的衬底处理方法，其中，所述膜为包含含有所述第1元素的第1膜和含有所述第2元素的第2膜的层叠膜。

4.如权利要求1所述的衬底处理方法，其中，所述第1改性气体为阻碍所述第1处理气体与所述衬底的表面的反应的气体，

5.如权利要求1所述的衬底处理方法，其中，所述第2处理气体的分子量大于所述第1处理气体的分子量。

6.如权利要求1所述的衬底处理方法，其中，所述第2处理气体对所述衬底的表面的反应性高于同一条件下的所述第1处理气体对所...

【技术特征摘要】

1.衬底处理方法，其包括：

2.如权利要求1所述的衬底处理方法，其中，所述衬底具有凹部。

3.如权利要求1所述的衬底处理方法，其中，所述膜为包含含有所述第1元素的第1膜和含有所述第2元素的第2膜的层叠膜。

4.如权利要求1所述的衬底处理方法，其中，所述第1改性气体为阻碍所述第1处理气体与所述衬底的表面的反应的气体，

5.如权利要求1所述的衬底处理方法，其中，所述第2处理气体的分子量大于所述第1处理气体的分子量。

6.如权利要求1所述的衬底处理方法，其中，所述第2处理气体对所述衬底的表面的反应性高于同一条件下的所述第1处理气体对所述衬底的表面的反应性。

7.如权利要求1～6中任一项所述的衬底处理方法，其中，使(b1)中的所述衬底所存在的空间内的压力小于(a1)中的所述空间内的压力。

8.如权利要求1～6中任一项所述的衬底处理方法，其中，使(b1)中向所述衬底供给所述第2改性气体的时间短于(a1)中向所述衬底供给所述第1改性气体的时间。

9.如权利要求1～6中任一项所述的衬底处理方法，其中，使(b1)中的所述衬底所存在的空间的所述第2改性气体的分压小于(a1)中的所述空间的所述第1改性气体的分压。

10.如权利要求9所述的衬底处理方法，其中，使(b1)中向所述衬底供给所述第2改性气体的时间长于(a1)中向所述...

【专利技术属性】
技术研发人员：矶边纪之，永富佳将，
申请(专利权)人：株式会社国际电气，
类型：发明
国别省市：