衬底处理方法、半导体器件的制造方法、衬底处理装置、及记录介质制造方法及图纸

本发明专利技术涉及衬底处理方法、半导体器件的制造方法、衬底处理装置、及记录介质，课题在于使形成于衬底上的膜的特性提高。将包括下述(a)和(b)的循环进行规定次数：(a)向在表面具有能够吸附由原料生成的中间体但无法吸附前述原料的第1吸附位点、和能够吸附前述原料和前述中间体的第2吸附位点的衬底供给抑制剂，使前述抑制剂吸附于前述第1吸附位点及前述第2吸附位点的工序；和(b)向使前述抑制剂吸附于前述第1吸附位点及前述第2吸附位点之后的前述衬底供给前述原料，由前述原料生成前述中间体，使吸附于前述第2吸附位点的前述抑制剂脱离，使前述原料和前述中间体吸附于前述第2吸附位点而形成第1层的工序。

【技术实现步骤摘要】

本公开文本涉及衬底处理方法、半导体器件的制造方法、衬底处理装置、及记录介质。

技术介绍

1、作为半导体器件的制造工序的一个工序，有时进行在衬底上形成膜的处理(例如参见专利文献1)。

2、现有技术文献

3、专利文献

4、专利文献1：日本特开2017-69407号公报

技术实现思路

1、专利技术所要解决的课题

2、伴随半导体器件的微细化，强烈要求改善、提高形成于衬底上的膜的特性。

3、本公开文本提供能够使形成于衬底上的膜的特性提高的技术。

4、用于解决课题的手段

5、根据本公开文本的一个方式，提供下述技术，其通过将包括下述(a)和(b)的循环进行规定次数从而在衬底的表面上形成膜：

6、(a)向在表面具有能够吸附由原料生成的中间体但无法吸附前述原料的第1吸附位点、和能够吸附前述原料和前述中间体的第2吸附位点的衬底供给抑制剂，使前述抑制剂吸附于前述第1吸附位点及前述第2吸附位点的工序；和

7、(b)向使前述抑制本文档来自技高网...

【技术保护点】

1.衬底处理方法，其具有通过将包括下述(a)和(b)的循环进行规定次数从而在衬底的表面上形成膜的工序：

2.如权利要求1所述的衬底处理方法，其中，所述衬底的表面具有凹部，所述第1吸附位点位于所述凹部的底部侧，所述第2吸附位点位于所述凹部的上部侧。

3.如权利要求2所述的衬底处理方法，其中，所述中间体的分子尺寸小于所述原料的分子尺寸，所述抑制剂的分子尺寸小于所述原料的分子尺寸。

4.如权利要求2所述的衬底处理方法，其中，所述中间体的分子尺寸小于所述原料的分子尺寸，所述抑制剂的分子尺寸小于所述中间体的分子尺寸。

5.如权利要求3所述的衬底处理方...

【技术特征摘要】

1.衬底处理方法，其具有通过将包括下述(a)和(b)的循环进行规定次数从而在衬底的表面上形成膜的工序：

2.如权利要求1所述的衬底处理方法，其中，所述衬底的表面具有凹部，所述第1吸附位点位于所述凹部的底部侧，所述第2吸附位点位于所述凹部的上部侧。

3.如权利要求2所述的衬底处理方法，其中，所述中间体的分子尺寸小于所述原料的分子尺寸，所述抑制剂的分子尺寸小于所述原料的分子尺寸。

4.如权利要求2所述的衬底处理方法，其中，所述中间体的分子尺寸小于所述原料的分子尺寸，所述抑制剂的分子尺寸小于所述中间体的分子尺寸。

5.如权利要求3所述的衬底处理方法，其中，构成所述第2吸附位点的原子构成阻碍所述原料向所述第1吸附位点的吸附的空间位阻。

6.如权利要求3所述的衬底处理方法，其中，构成所述第2吸附位点的原子在至少一部分中隔开间隔，隔开间隔的原子间的距离比所述原料的分子的宽度短。

7.如权利要求6所述的衬底处理方法，其中，所述原子间的距离比所述中间体的分子的宽度长，且比所述抑制剂的分子的宽度长。

8.如权利要求3所述的衬底处理方法，其中，构成所述第2吸附位点的原子在至少一部分中隔开间隔，隔开间隔的原子间的距离为所述原料的分子无法通过的距离。

9.如权利要求8所述的衬底处理方法，其中，所述原子间的距离为所述中间体的分子及所述抑制剂的分子各自可通过的距离。

10.如权利要求3所述的衬底处理方法，其中，在(b)中，在能够维持吸附于所述第1吸附位点的所述抑制剂的至少一部分、并使吸附于所述第2吸附位点的所述抑制剂脱离的条件下，供给所述原料。

11.如权利要求3所述的...

【专利技术属性】
技术研发人员：中谷公彦，
申请(专利权)人：株式会社国际电气，
类型：发明
国别省市：