双端口静态随机存取存储器单元电路制造技术

本发明专利技术的实施例提供了一种双端口静态随机存取存储器(SRAM)电路，包括Vdd节点和具有相同结构的第一SRAM单元和第二SRAM单元的双端口静态随机存取存储器(SRAM)单元对。第一SRAM单元是十晶体管SRAM单元，包括第一上拉晶体管和第二上拉晶体管、与第一上拉晶体和所述第二上拉晶体形成锁存器的第一下拉晶体和第二下拉晶体、连接至锁存器的第一传输门晶体和第二传输门晶体以及p型隔离晶体管，p型隔离晶体管包括连接至第一上拉晶体管的漏极区的第一源极/漏极区和连接至Vdd节点的栅极。该电路还包括与第二SRAM单元共用的读取位线，以及连接至第一传输门晶体管和第二传输门晶体管的栅极的写入位线对。

【技术实现步骤摘要】

本专利技术的实施例总体涉及电子电路领域，更具体地，涉及双端口静态随机存取存储器(sram)单元电路。

技术介绍

1、静态随机存取存储器(sram)通常用于集成电路中。sram单元具有保持数据而不需要刷新的有利特征。随着对集成电路速度的要求越来越高，sram单元的读取速度和写入速度也变得越来越重要。然而，在已经非常小的sram单元的规模不断缩小的情况下，这样的要求很难实现。例如，形成sram单元的字线和位线的金属线的薄层电阻变得越来越高，因此sram单元中的线路和位线上的rc延迟增加，阻止了读取速度和写入速度的提高。

技术实现思路

1、根据本专利技术的一个实施例，提供了一种双端口静态随机存取存储器(sram)单元电路，包括：双端口静态随机存取存储器单元对，包括：第一双端口静态随机存取存储器单元，包括：第一上拉晶体管和第二上拉晶体管，形成锁存器的部分；第一传输门晶体管和第二传输门晶体管，分别连接至所述第一上拉晶体管和所述第二上拉晶体管；第一节点解耦结构和第二节点解耦结构，分别连接至所述第一上拉晶体管的漏极和所述第本文档来自技高网...

【技术保护点】

1.一种双端口静态随机存取存储器(SRAM)单元电路，包括：

2.根据权利要求1所述的电路，其中，所述读取位线的中间线穿过所述读取位线的所述第一部分和所述第二部分的每一个的中间。

3.根据权利要求1所述的电路，其中，所述第一双端口静态随机存取存储器单元和所述第二双端口静态随机存取存储器单元中的每一个都占据L形芯片区域。

4.根据权利要求3所述的电路，其中，所述第一双端口静态随机存取存储器单元和所述第二双端口静态随机存取存储器单元彼此配合以占据矩形芯片区域。

5.根据权利要求3所述的电路，其中，所述第一双端口静态随机存取存储器单元与所述第二双...

【技术特征摘要】

1.一种双端口静态随机存取存储器(sram)单元电路，包括：

2.根据权利要求1所述的电路，其中，所述读取位线的中间线穿过所述读取位线的所述第一部分和所述第二部分的每一个的中间。

3.根据权利要求1所述的电路，其中，所述第一双端口静态随机存取存储器单元和所述第二双端口静态随机存取存储器单元中的每一个都占据l形芯片区域。

4.根据权利要求3所述的电路，其中，所述第一双端口静态随机存取存储器单元和所述第二双端口静态随机存取存储器单元彼此配合以占据矩形芯片区域。

5.根据权利要求3所述的电路，其中，所述第一双端口静态随机存取存储器单元与所述第二双端口静态随机存取存储器单元之间的...

【专利技术属性】
技术研发人员：廖忠志，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：