柱状多晶硅结构的制备方法以及半导体结构技术

本发明专利技术提供了一种柱状多晶硅结构的制备方法以及半导体结构。本发明专利技术通过在现有掩膜层的基础上增加第三掩膜层，并定义第三掩膜层的有效厚度和调整相邻膜层之间的刻蚀选择比，掩膜有效厚度的显著增加，可以很好的调节掩膜和待刻蚀多晶硅层薄膜之间的关系，很好解决光刻胶及硬掩膜层有效厚度不足所导致的柱状多晶硅结构顶部问题。本发明专利技术实施例所刻蚀的柱状多晶硅结构的高度基本相同，且互相平行，避免了顶端被削尖问题，以及顶端被破坏问题。

【技术实现步骤摘要】

本专利技术涉及半导体制造，尤其涉及一种柱状多晶硅结构的制备方法以及半导体结构。

技术介绍

1、对于金属氧化物半导体场效应晶体管(mosfet)而言，最重要的构件之一为栅极(gate)，其是用以控制沟道(channel)开/关，且其位于衬底的元件区上。在许多类型的电子产品中，元件区内的各栅极为互相平行，且其线宽(line width)为此半导体工艺中的关键尺寸(critical dimension，简称cd)。互相平行的各栅极一般通过刻蚀多晶硅层形成柱状结构制成。刻蚀(etch)工艺是整个半导体工艺中主要步骤之一，是用化学或物理的方法有选择地去除不需要的材料的过程。光刻工艺(photolithography)也是整个半导体工艺中主要步骤之一，凡是与半导体元件结构相关，例如各层薄膜的图案，都是由光刻工艺来决定其关键尺寸(cd)的大小。

2、而随着集成电路的集成度的日益提高，整个集成电路的元件尺寸也必须随之缩小。特别是，对于小尺寸栅极而言，为了使元件能够得到更小的线宽，并进一步得到更小的元件尺寸，如何有效缩小并控制栅极的间隔(pitch)/宽度(si本文档来自技高网...

【技术保护点】

1.一种柱状多晶硅结构的制备方法，其特征在于，包括如下步骤：

2.根据权利要求1所述的方法，其特征在于，所述第三掩膜层与所述光刻胶层的刻蚀选择比小于所述第二掩膜层与所述第三掩膜层的刻蚀选择比，所述第二掩膜层与所述第三掩膜层的刻蚀选择比小于所述多晶硅层与所述第一掩膜层的刻蚀选择比。

3.根据权利要求1所述的方法，其特征在于，所述第三掩膜层与所述光刻胶层的刻蚀选择比大于或等于5，所述第二掩膜层与所述第三掩膜层的刻蚀选择比大于或等于20，所述多晶硅层与所述第一掩膜层的刻蚀选择比大于或等于100。

4.根据权利要求1所述的方法，其特征在于，所述衬底为硅衬底，所...

【技术特征摘要】

1.一种柱状多晶硅结构的制备方法，其特征在于，包括如下步骤：

2.根据权利要求1所述的方法，其特征在于，所述第三掩膜层与所述光刻胶层的刻蚀选择比小于所述第二掩膜层与所述第三掩膜层的刻蚀选择比，所述第二掩膜层与所述第三掩膜层的刻蚀选择比小于所述多晶硅层与所述第一掩膜层的刻蚀选择比。

3.根据权利要求1所述的方法，其特征在于，所述第三掩膜层与所述光刻胶层的刻蚀选择比大于或等于5，所述第二掩膜层与所述第三掩膜层的刻蚀选择比大于或等于20，所述多晶硅层与所述第一掩膜层的刻蚀选择比大于或等于100。

4.根据权利要求1所述的方法，其特征在于，所述衬底为硅衬底，所述第一掩膜层、第二掩膜层、第三掩膜层均为硬掩膜层。

5.根据权利要求1所述的方法，其特征在于，所述的以所述图形化的光刻胶层为遮挡，刻蚀所述第三掩膜层的步骤具体包括：

6.根据权利要求1所述的方法，其特征在于，所述的以所述...

【专利技术属性】
技术研发人员：汝伟亮，刘纵曙，邹海华，
申请(专利权)人：上海积塔半导体有限公司，
类型：发明
国别省市：