高速外围部件互连交换控制器及其实现方法技术

本发明专利技术公开了一种高速外围部件互连交换控制器，用于实现通过ＰＣＩ？Ｅｘｐｒｅｓｓ协议连接的多个主机控制器之间的通信，包括：配置处理器，用于向多个主机控制器提供ＰＣＩ？Ｅｘｐｒｅｓｓ交换控制器的地址范围，并根据来自多个主机控制器的地址信息，实现多个主机控制器之间的访问；交换单元，用于实现配置处理器与多个主机控制器、以及多个主机控制器之间的通信。本发明专利技术保证了系统工作的高可靠性，实现了连续的不间断工作。

【技术实现步骤摘要】

本专利技术涉及通信领域，具体而言，涉及一种高速外围部件互连(Peripheral Component Interconnect Express,简称为PCI Express)交换控制器及其实现方法。
技术介绍
目前，基于PCI E邓ress的存储/服务器硬件一般采用双控架构，图1是根据相 关技术的双控架构示意图，如图1所示，整个系统由两个相对独立的主机控制器组成，每个 主机控制器的主要架构由数据输入输出接口 (Input/Output Interface)、数据输入输出通 道(Input/Output Ch靈el)、中央处理器(Central Processing Unit,简称为CPU)、内存 (Cache)组成，其中，数据输入输出接口、输入输出通道和内存的数量不进行限定，均可以有 若干组。 数据的处理分为两种，分别为数据输入和数据输出。 第一，数据输入待处理的数据通过某个数据输入输出通道进入系统，经过数据输 入输出接口解码为处理器能够识别的数据，交给处理器处理。 第二，数据输出经处理器处理过的数据，经数据输入输出接口编码为相应接收设 备能够识别的数据，经数据输入输出通道发出。 两个主机控制器通过支持非透明桥(Non-Transparent Bridge)功能的PCI E邓ress接口实现互联。其中，非透明桥功能是PCIE邓ress的一个附加功能，主要用于对 PCI E邓ress两边的设备实现一种相互隔离的作用，以防止两边的设备出现相互争夺系统 资源的问题。由于PCI E邓ress是一种点对点的互联技术，因此双控架构下两个主机控制 器可以通过PCI E邓ress直连，以实现两者之间的冗余互备、协同工作，内存共享和同步等 功能。 但是，随着目前对服务器/存储设备的性能要求越来越高，特别是一些大数据量 高传输速率的应用场合，双控架构的存储设备有时已经很难达到应用要求，因此高端的多 控架构越来越受到关注。由于PCI Express规范中规定PCI Express是一种点对点互联技 术，并不支持菊花链、星型等拓扑结构，这就使得基于PCI E邓ress的多主机控制器架构不 能通过直接套用已经成熟的双控架构的直连模式实现。
技术实现思路
针对相关技术中无法实现基于PCI E邓ress的多主机控制器架构的问题而提出本 专利技术，为此，本专利技术的主要目的在于提供一种PCIE邓ress交换控制器及其实现方法，以解 决上述问题。 为了实现上述目的，根据本专利技术的一个方面，提供了一种高速外围部件互连PCI E邓ress交换控制器，用于实现通过PCI E邓ress协议连接的多个主机控制器之间的通信， 根据本专利技术的高速外围部件互连PCI E邓ress交换控制器包括配置处理器，用 于向多个主机控制器提供PCI E邓ress交换控制器的地址范围，并根据来自多个主机控制器的地址信息，实现多个主机控制器之间的访问；交换单元，用于实现配置处理器与多个主 机控制器、以及多个主机控制器之间的通信。 优选地，交换单元包括上行端口和多个下行端口，其中，多个下行端口中的每个 下行端口连接至多个主机控制器中的一个主机控制器，交换单元还用于通过上行端口与配 置处理器进行通信，通过多个下行端口与多个主机控制器进行通信。 优选地，配置处理器还用于配置交换单元建立的多个下行端口的地址空间和与多 个下行端口对应的地址映射。 优选地，配置处理器还用于根据来自多个主机控制器中的一个主机控制器的地址 信息，将该主机控制器的地址映射到地址信息对应的主机控制器。 优选地，配置处理器还用于判断是否存在有对工作异常的主机控制器的访问，并在判断结果为是的情况下，取消对工作异常的主机控制器的访问，向请求访问的主机控制器返回访问失败的信息，将工作异常的主机控制器对应的地址空间标识为不可用。 优选地，配置处理器还用于将对工作异常的主机控制器的访问切换到其它主机控制器。 为了实现上述目的，根据本专利技术的另 一个方面，提供了 一种PCIE邓ress交换控制 器的实现方法。 根据本专利技术的PCI E邓ress交换控制器的实现方法包括向多个主机控制器提供 PCI E邓ress交换控制器的地址范围；接收来自多个主机控制器中请求访问的主机控制器 的地址信息，并将该请求访问的主机控制器的地址映射到地址信息对应的主机控制器。 优选地，在向多个主机控制器提供PCI E邓ress交换控制器的地址范围之前，上述 方法还包括预先建立与多个主机控制器连接的多个下行端口的地址空间和与多个下行端 口对应的地址映射。 优选地，在将该请求访问的主机控制器的地址映射到地址信息对应的主机控制器 之后，上述方法还包括判断是否存在有对工作异常的主机控制器的访问；如果判断结果 为是，则取消对工作异常的主机控制器的访问，并向请求访问的主机控制器返回访问失败 的信息。 优选地，如果判断结果为是，则将对工作异常的主机控制器的访问切换到其它主 机控制器。 通过本专利技术，采用配置处理器向多个主机控制器提供PCIE邓ress交换控制器的 地址范围并根据来自多个主机控制器的地址信息，实现多个主机控制器之间的访问；以及 采用交换单元实现配置处理器与多个主机控制器之间的通信，解决了相关技术中无法实现 基于PCI E邓ress的多主机控制器架构的问题，保证了系统工作的高可靠性，实现了连续的 不间断工作。附图说明 此处所说明的附图用来提供对本专利技术的进一步理解，构成本申请的一部分，本发 明的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中 图1是根据相关技术的双控架构示意图； 图2是根据本专利技术实施例的PCI E邓ress交换控制器的结构框4 图3是根据本专利技术实施例的单交换控制器、四主机控制器架构示意图； 图4是根据本专利技术实施例的单交换控制器、六主机控制器架构示意图； 图5是根据本专利技术实施例的双交换控制器、六主机控制器架构示意图； 图6是根据本专利技术实施例的PCIe非透明桥的示意图； 图7是根据本专利技术实施例的非透明桥配置空间的示意图； 图8是根据本专利技术实施例的PCI E邓ress交换控制器的实现方法的流程图； 图9是根据本专利技术实施例的PCI E邓ress交换控制器的实现方法的详细流程图。具体实施例方式考虑到相关技术中无法实现基于PCI E邓ress的多主机控制器架构的问题，本 专利技术提供了一种PCI E邓ress交换控制器及其实现方法，用于实现通过PCI E邓ress协 议连接的多个主机控制器之间的通信，通过采用配置处理器向多个主机控制器提供PCI E邓ress交换控制器的地址范围并根据来自多个主机控制器的地址信息，实现多个主机控 制器之间的访问；以及采用交换单元实现配置处理器与多个主机控制器之间的通信，以保 证系统工作的高可靠性并实现连续的不间断工作。 根据本专利技术的实施例，提供了一种PCI E邓ress交换控制器，用于实现通过PCI E邓ress协议连接的多个主机控制器之间的通信。图2是根据本专利技术实施例的PCI E邓ress 交换控制器的结构框图，如图2所示，包括PCI E邓ress配置处理器(以下简称为配置处理 器21)和PCI E邓ress交换单元(以下简称为交换单元22)，下面对其进行详细描述。 配置处理器21，本文档来自技高网...

【技术保护点】
一种高速外围部件互连ＰＣＩＥｘｐｒｅｓｓ交换控制器，用于实现通过ＰＣＩＥｘｐｒｅｓｓ协议连接的多个主机控制器之间的通信，其特征在于，所述ＰＣＩＥｘｐｒｅｓｓ交换控制器包括：配置处理器，用于向所述多个主机控制器提供ＰＣＩＥｘｐｒｅｓｓ交换控制器的地址范围，并根据来自所述多个主机控制器的地址信息，实现所述多个主机控制器之间的访问；交换单元，用于实现所述配置处理器与所述多个主机控制器、以及所述多个主机控制器之间的通信。

【技术特征摘要】

【专利技术属性】
技术研发人员：张一鸣，吴成百，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：94[中国|深圳]