包括与埋入式电源轨连接的叉片器件的集成电路芯片制造技术

一种方法，包括：提供半导体基板，在基板上形成包括叉片器件的器件层，以及向基板提供叉片器件的介电壁的基板部分、第一浅沟槽隔离和第二浅沟槽隔离、以及用通孔材料填充的通孔，其中第一浅沟槽隔离的延伸部包括面向第二浅沟槽隔离的延伸部的第二表面的第一表面，其中第一表面与第二表面之间的区域包括基板材料，通孔接触源极或漏极触点并且在第一浅沟槽隔离和介电壁之间延伸进入基板中，随后去除基板材料以暴露介电壁的端部、第一表面以及第二表面，随后获得第一间隔物和第二间隔物，以获得沟槽，其中介电壁的端部被暴露给沟槽，随后在沟槽中沉积电绝缘材料以形成延伸段。

【技术实现步骤摘要】

本专利技术涉及包括叉片器件的集成电路芯片的领域。更具体地，本专利技术涉及包括叉片器件和用于向叉片器件供电的埋入式电源轨的集成电路芯片，以及用于形成此类集成电路芯片的方法。

技术介绍

1、半导体器件领域不断发展，以进一步增加集成电路芯片的器件层中的半导体器件的密集度。典型地，包括将器件层中的不同半导体器件进行互连的电互连的互连层是在器件层的顶侧上的后道工序加工期间形成的。然而，由于半导体器件密集度的增加，诸如随着叉片器件的引入，制造这些电互连变得越来越具有挑战性。

2、现有技术中已知的解决方案是使用埋入式电源轨。这些埋入式电源轨位于器件层下方，即在器件层的与互连层所在的一侧相对的一侧上。埋入式电源轨可以向半导体器件提供电力。通过将向半导体器件供电的电源线的至少一部分从互连层移至下方，即移至器件层的背面，可以实现更大的制造自由度。此外，埋入式电源轨与半导体器件之间的距离可以小于互连层中的互连与半导体器件之间的距离，这可以使得电阻损耗的降低。

3、然而，在现有技术中，埋入式电源轨和通孔之间的对准仍然是一个问题，特别是归因于例如在晶片结合期本文档来自技高网...

【技术保护点】

1.一种用于形成集成电路芯片的方法，所述方法包括：

2.根据权利要求1所述的方法，其特征在于，所述方法包括在步骤e之后：

3.根据前述权利要求中的任一项所述的方法，其特征在于，步骤b包括：

4.根据权利要求3所述的方法，其特征在于，步骤b包括形成底部介电隔离(209)，其中所述底部介电隔离(209)的形成包括去除纳米片结构(23，24)的底部部分，以便形成所述纳米片结构(23，24)和所述半导体基板(1)之间的间隙，

5.根据前述权利要求中的任一项所述的方法，其特征在于，在步骤c中，去除(903)所述半导体基板材料(120)的至少一部分包括...

【技术特征摘要】

1.一种用于形成集成电路芯片的方法，所述方法包括：

2.根据权利要求1所述的方法，其特征在于，所述方法包括在步骤e之后：

3.根据前述权利要求中的任一项所述的方法，其特征在于，步骤b包括：

4.根据权利要求3所述的方法，其特征在于，步骤b包括形成底部介电隔离(209)，其中所述底部介电隔离(209)的形成包括去除纳米片结构(23，24)的底部部分，以便形成所述纳米片结构(23，24)和所述半导体基板(1)之间的间隙，

5.根据前述权利要求中的任一项所述的方法，其特征在于，在步骤c中，去除(903)所述半导体基板材料(120)的至少一部分包括暴露所述通孔材料(51)的、背向所述半导体基板(1)的正面表面(11)、与所述介电壁(3)在所述半导体基板(1)中的端部(311)共面的表面(511)，以及暴露将所述介电壁(3)与所述第二浅沟槽隔离(42)水平地分隔开的所述另一材料(52)，使得所述另一材料(52)的背向所述半导体基板(1)的正面表面(11)的表面(521)与所述介电壁(31)在所述半导体基板(1)中的端部(311)共面，

6.根据前述权利要求中的任一项所述的方法，其特征在于，所述另一材料(52)是与所述通孔材料(510)相同的材料，其中步骤c包括相对于所述通孔材料(510)选择性地去除所述基板材料(120)。

7.根据从属于权利要求2的权利要求6所述的方法，其特征在于，从所述通孔(51)去除(907)所述通孔材料(510)的步骤g包括：

8.根据权利要求1至5中的任一项所述的方法，其特征在于，所述另一材料(...

【专利技术属性】
技术研发人员：曾文德，G·西布罗特，G·米拉比利，
申请(专利权)人：IMEC非营利协会，
类型：发明
国别省市：