集成电路器件及其形成方法技术

本公开涉及一种用于形成集成电路器件的方法，包括：在基板的正面上形成叉片器件，该叉片器件包括由垂直取向的介电壁分隔开的第一晶体管和第二晶体管，其中该叉片器件被形成在基板的基部上，而介电壁延伸到该基部中；在形成叉片器件之后，从基板的背面减薄基板；在减薄之后，通过从背面蚀刻基部来在第一晶体管下方形成第一沟槽并在第二晶体管下方形成第二沟槽，第一沟槽和第二沟槽由介电壁分隔开；以及在第一沟槽中形成第一背面接线，并在第二沟槽中形成第二背面接线。本公开还涉及包括叉片器件和第一和第二背面接线的半导体器件。

【技术实现步骤摘要】

本公开涉及集成电路器件和用于形成集成电路器件的方法。

技术介绍

1、为了提供更具面积效率的电路设计，已经开发了非平面晶体管器件，诸如finfet和水平或横向纳米片fet(nshfet)。在nshfet中，可以在垂直维度上堆叠多个沟道纳米片，从而以降低的水平占地面积提供增加的驱动电流。最近的nshfet设计是所谓的叉片器件。叉片器件包括互补导电类型的两个晶体管，这两个晶体管包括在垂直取向的介电壁的相对侧上的相应的一组垂直堆叠的沟道纳米片。晶体管是由通过由介电壁分隔开的相应栅极堆叠来控制的。介电壁可以在栅极图案化和源极/漏极外延之前被形成，并且因此可以促进对用于两个晶体管的n型和p型源极/漏极区以及栅极堆叠的单独加工。因此，叉片器件使得能够激进地缩放n到p的间距。

2、集成电路通常包括(例如用于vss和vdd供电电压分布的)电源轨，其通常在逻辑门的标准电路单元(sdc)的边界处行进。传统上，电源轨被制造在位于有源物理器件(诸如晶体管)的水平之上的后道工序(beol)互连结构内。相比之下，当前的先进技术节点可以设置有可被嵌入在浅沟槽隔离(sti)和基本文档来自技高网...

【技术保护点】

1.一种用于形成集成电路器件的方法，包括：

2.根据权利要求1所述的方法，其特征在于，所述第一沟槽和所述第二沟槽被蚀刻成与所述介电壁自对准。

3.根据权利要求2所述的方法，其特征在于，所述第一沟槽和所述第二沟槽是从被图案化在掩模层中的公共开口蚀刻的。

4.根据前述权利要求中的任一项所述的方法，其特征在于，所述基部是从所述基板突出的鳍形半导体部分，并且其中所述方法包括从所述背面减薄所述基板以从所述背面暴露所述基部。

5.根据权利要求4所述的方法，其特征在于，形成所述第一沟槽和所述第二沟槽包括蚀刻所述基部以沿着所述基部的长度尺寸的至少一部分去除...

【技术特征摘要】

1.一种用于形成集成电路器件的方法，包括：

2.根据权利要求1所述的方法，其特征在于，所述第一沟槽和所述第二沟槽被蚀刻成与所述介电壁自对准。

3.根据权利要求2所述的方法，其特征在于，所述第一沟槽和所述第二沟槽是从被图案化在掩模层中的公共开口蚀刻的。

4.根据前述权利要求中的任一项所述的方法，其特征在于，所述基部是从所述基板突出的鳍形半导体部分，并且其中所述方法包括从所述背面减薄所述基板以从所述背面暴露所述基部。

5.根据权利要求4所述的方法，其特征在于，形成所述第一沟槽和所述第二沟槽包括蚀刻所述基部以沿着所述基部的长度尺寸的至少一部分去除所述基部。

6.根据权利要求5所述的方法，其特征在于，所述基部被浅沟槽隔离结构包围。

7.根据权利要求4-6中的任一项所述的方法，其特征在于，所述介电壁与所述基部的长度尺寸共同延伸。

8.根据前述权利要求中的任一项所述的方法，其特征在于，所述基板包括第一半导体材料的第一层和在所述第一层上的第二半导体材料的第二层，其中所述第二半导体材料不同于所述第一半导体材料和所述基部的半导体材料中的每一者，其中所述基部被形成在所述第二层上，并且其中减薄所述基板包括使用所述第二层作为停止层从所述...

【专利技术属性】
技术研发人员：A·古普塔，H·梅尔腾斯，
申请(专利权)人：IMEC非营利协会，
类型：发明
国别省市：