静电放电保护组件制造技术

本发明专利技术提供一种静电放电保护组件。所述静电放电保护组件包括P型衬底、N型阱区、绝缘层、第一N型掺杂区、第一P型掺杂区、第二P型掺杂区、第三P型掺杂区以及第一导电层。所述N型阱区设置在所述P型衬底中。所述绝缘层设置在所述N型阱区中。所述第一N型掺杂区设置在所述绝缘层的一侧的所述N型阱区中，且延伸至所述绝缘层下方。所述第一P型掺杂区设置在所述绝缘层的另一侧的所述N型阱区中，且延伸至所述绝缘层下方。所述第二P型掺杂区设置在所述第一N型掺杂区中。所述第三P型掺杂区设置在所述第一P型掺杂区中。所述第一导电层整体地设置在所述绝缘层上，且位在所述第一N型掺杂区与所述第一P型掺杂区中的一个的上方。

【技术实现步骤摘要】

本专利技术涉及一种半导体组件，且特别是涉及一种静电放电保护组件。

技术介绍

1、静电放电(electrostatic discharge，esd)是电荷在非导体或未接地的导体上累积后，经由放电路径，在短时间内快速移动放电的现象。静电放电会造成集成电路(integrated circuit，ic)中的电路损坏，因此在集成电路中通常会设置静电放电保护组件，以防止静电放电造成半导体组件无法操作。

技术实现思路

1、本专利技术是针对一种静电放电保护组件，其中作为场板(field plate)的导电层整体地设置在绝缘层上并耦接至高电压端或低电压端。

2、本专利技术的静电放电保护组件包括p型衬底、n型阱区、绝缘层、第一n型掺杂区、第一p型掺杂区、第二p型掺杂区、第三p型掺杂区以及第一导电层。所述n型阱区设置在所述p型衬底中。所述绝缘层设置在所述n型阱区中。所述第一n型掺杂区设置在所述绝缘层的一侧的所述n型阱区中，且延伸至所述绝缘层下方。所述第一p型掺杂区设置在所述绝缘层的另一侧的所述n型阱区中，且延伸至所述绝本文档来自技高网...

【技术保护点】

1.一种静电放电保护组件，其特征在于，包括：

2.根据权利要求1所述的静电放电保护组件，其特征在于，在所述第一导电层位在所述第一N型掺杂区上方的情况下，所述第一导电层不延伸至所述第一P型掺杂区的正上方的区域中。

3.根据权利要求1所述的静电放电保护组件，其特征在于，在所述第一导电层位在所述第一P型掺杂区上方的情况下，所述第一导电层不延伸超出所述第一P型掺杂区的正上方的区域。

4.根据权利要求1所述的静电放电保护组件，其特征在于，还包括第二导电层，整体地设置在所述绝缘层上，且位在所述第一N型掺杂区与所述第一P型掺杂区中的另一个的上方。

5.根...

【技术特征摘要】

1.一种静电放电保护组件，其特征在于，包括：

2.根据权利要求1所述的静电放电保护组件，其特征在于，在所述第一导电层位在所述第一n型掺杂区上方的情况下，所述第一导电层不延伸至所述第一p型掺杂区的正上方的区域中。

3.根据权利要求1所述的静电放电保护组件，其特征在于，在所述第一导电层位在所述第一p型掺杂区上方的情况下，所述第一导电层不延伸超出所述第一p型掺杂区的正上方的区域。

4.根据权利要求1所述的静电放电保护组件，其特征在于，还包括第二导电层，整体地设置在所述绝缘层上，且位在所述第一n型掺杂区与所述第一p型掺杂区中的另一个的上方。

5.根据权利要求4所述的静电放电保护组件，其特征在于，在所述第二导电层位在所述第一n型掺杂区上方的情况下，所述第二导电层耦接至所述高电压端，且在所述第二导电层位在所述第一p型掺杂区上方的情况下，所述第二导电层耦接至所述低电压端。

6.根据权利要求4所述...

【专利技术属性】
技术研发人员：吴祖仪，
申请(专利权)人：新唐科技股份有限公司，
类型：发明
国别省市：