一种ＦＩＦＯ存储器控制电路及方法技术

本发明专利技术揭示了一种ＦＩＦＯ存储器控制电路及方法，该控制电路包括写信号生成单元，读信号生成单元，控制信号生成单元及存储体，调试信号生成单元以及调试信号生成单元的读地址和读信号生成单元的读地址的二选一多路选择器；芯片开始工作后，经判断需要进行ＦＩＦＯ的在线调试，则读信号生成单元停止对ＦＩＦＯ存储体的读操作，转而进行ＦＩＦＯ的在线调试操作；本发明专利技术可以在芯片运行过程中随时读取ＦＩＦＯ存储体中的数据，大大提高数字集成电路芯片的调试效率，降低芯片的维护成本。

【技术实现步骤摘要】

本专利技术涉及计算机
，尤其涉及一种FIFO(First Input FirstOutput，先 入先出队列)存储器控制技术。
技术介绍
先入先出队列(FIFO)是集成电路芯片内部广泛使用的存储器单元，通常用于数 据的缓存或者用于信号的跨时钟域传送。通常的FIFO如图l所示，是由写信号生成单元， 读信号生成单元，控制信号生成单元和存储体组成。当有数据写入时，写信号生成单元将数 据写入存储体，同时将其内部的写指针加l，指向下一个将要存储的数据位置；当要将数据 读出时，读信号生成单元产生存储体读信号，将数据从存储体读出，同时将读指针加l，指向 下一个将要读出的存储体数据位置。控制信号生成单元对写信号生成单元内的写指针和读 信号生成单元内的读指针做出比较，产生FIFO的空、满等状态信号。 然而随着当前集成电路规模的不断增大，集成电路芯片的系统调试难度也越来越 高。同时，FIFO在芯片内部的关键数据通路上往往担任至关重要的作用。在芯片调试过程 中，往往希望读取FIFO内部缓存的数据进行芯片功能分析和调试。但是，如图1，由于FIFO 对于其内部的存储体的读是在内部实现的，包括读地址计算本文档来自技高网...

【技术保护点】
一种ＦＩＦＯ存储器控制电路，包括写信号生成单元，读信号生成单元，控制信号生成单元及存储体，其特征在于：该ＦＩＦＯ存储器控制电路还包括：　　　　调试信号生成单元：用于响应外部调试电路发出的调试读请求，并产生对所述存储体的读命令；　　　　多路选择器：用于选择将读信号生成单元的读地址及调试信号生成单元的调试读地址送至存储体进行读取。

【技术特征摘要】

【专利技术属性】
技术研发人员：洪苗，许俊，徐昌发，龚源泉，贾复山，
申请(专利权)人：盛科网络苏州有限公司，
类型：发明
国别省市：32[中国|江苏]