半导体压力传感器及其制造方法技术

本发明专利技术涉及半导体压力传感器及其制造方法。在硅基板（１）的第一主表面上形成由多晶硅膜（５５）构成的膜片（５），在该膜片（５）的上表面形成有４个应变计电阻（７）。在硅基板（１）形成有使膜片（５）的背面露出的贯通孔（３０）。在膜片（５）和硅基板（１）之间，用于将膜片（５）安设到硅基板（１）的锚定部（２０），以从周向包围贯通孔（３０）的第一主表面侧的开口端的方式形成。由此，能够得到具备厚度薄、且其厚度的不均少的膜片的半导体压力传感器。

【技术实现步骤摘要】

本专利技术涉及，特别涉及具备桥式连接的应变计电阻(gauge resistance)的半导体压力传感器，以及这样的半导体压力传感器的制造方法。
技术介绍
压力传感器的一个形式是利用了半导体基板的半导体压力传感器。在该半导体 压力传感器中，在硅基板的表面上形成多个成为应变计电阻的扩散电阻，该扩散电阻通过 电阻值低的扩散布线层被桥式接线。应变计电阻例如分别配置在成为矩形形状的膜片 (diaphragm)的预定区域的4边的各边的部分。另一方面，在硅基板的背面形成有朝向其表 面的预定的区域凹陷的凹部。作为公开了这种半导体压力传感器的专利文献的一个，例如 有日本专利申请特开平3-006824号公报。专利文献1 日本专利申请特开平3-006824号公报可是，在现有的半导体压力传感器中存在如下问题。在硅基板的背面形成的、朝向 成为膜片的预定区域凹陷的凹部，是在将硅基板研磨至预定的厚度之后，进一步隔着预定 的蚀刻掩膜对硅基板的背面实施蚀刻而形成。因此，膜片的厚度通过蚀刻的时间而被控制，由此存在在成为膜片的区域内膜片 的厚度容易不均的问题。此外，即使想要使膜片的厚度变薄，当考虑硅基板的研磨量和蚀刻 量在硅基板面内的不均量时，其厚度极限是IOum左右。此外，由于硅基板的蚀刻的不均，存 在凹部的位置相对于在膜片形成的应变计电阻偏移的问题。本专利技术正是为了解决上述起因于硅基板的蚀刻的问题点而完成的，其目的在于提 供一种具备厚度薄、且厚度的不均少的膜片的半导体压力传感器，另一个目的在于提供这 样的半导体压力传感器的制造方法。本专利技术涉及的半导体压力传感器具备基板、膜片、应变计电阻、贯通孔、以及固定 器部。基板具有互相相向的第一主表面和第二主表面。膜片在基板的第一主表面上形成， 包括预定的膜。应变计电阻将膜片的变形作为电阻变化进行感测。贯通孔以露出膜片的背 面的形态，以从第二主表面侧到第一主表面侧贯通基板的方式形成。锚定部以从周向包围 贯通孔的第一主表面侧的开口端的方式形成，将膜片安设在基板的第一主表面。本专利技术的半导体压力传感器的制造方法具备以下工序。在具有相互相向的第一主 表面和第二主表面的基板的第一主表面上，形成与基板的蚀刻特性不同的绝缘膜。以从周 向包围该绝缘膜的预定的区域的方式，在绝缘膜形成使基板的第一主表面露出的开口部。 以填充该开口部的方式，在绝缘膜上形成成为膜片的预定的膜。在基板的第二主表面的区 域形成预定的蚀刻掩膜。隔着该蚀刻掩膜对基板实施蚀刻，从而以使位于预定的区域内的 绝缘膜的部分的表面露出的形态形成贯通孔。通过除去位于预定的区域内的绝缘膜的部分 使成为膜片的预定的膜露出，从而形成膜片。在膜片形成将膜片的变形作为电阻变化进行 感测的应变计电阻。根据本专利技术的半导体压力传感器，通过在基板表面形成的预定的膜形成膜片。由此，仅改变预定的膜的厚度就能够高精度地使膜片的厚度变薄。根据本专利技术的半导体压力传感器的制造方法，首先，通过利用在基板的表面形成的预定的膜来形成膜片，从而仅改变预定的膜的厚度就能够高精度地使膜片的厚度变薄。 此外，通过在绝缘膜形成开口部，在该开口部形成锚定部，从而被该锚定部包围的区域作为 成为膜片的区域而被确定，由此能够确保在该膜片形成的应变计电阻的在膜片的配置精 度。由此，能够通过基板的第一主表面侧的加工来控制膜片的区域和应变计电阻的位置，结 果能够高精度地在预定的区域形成厚度均勻的薄膜片，并且能够谋求半导体压力传感器的 小型化。本专利技术的上述和其它的目的、特征、方面、以及优点，通过与附图相关地理解的关 于本专利技术的下面的详细的说明就能清楚了。附图说明图1是本专利技术的实施方式1的半导体压力传感器的俯视图。图2是在同实施方式中，在图1所示的剖面线II-II的剖视图。图3是表示在同实施方式中，形成在膜片的应变计电阻的接线方法的立体图。图4是用于说明在同实施方式中，利用应变计电阻的压力测定的电路图。图5是表示在同实施方式中，半导体压力传感器的制造方法的一个工序的剖视 图。图6是在同实施方式中，在图5所示的工序之后进行的工序的剖视图。图7是在同实施方式中，在图6所示的工序之后进行的工序的剖视图。图8是在同实施方式中，在图7所示的工序之后进行的工序的剖视图。图9是本专利技术的实施方式2的半导体压力传感器的俯视图。图10是在同实施方式中，在图9所示的剖面线X-X的剖视图。图11是在同实施方式中，在图9所示的剖面线XI-XI的剖视图。图12是在同实施方式中，表示形成在膜片的应变计电阻的接线方法的立体图。图13是表示在同实施方式中，半导体压力传感器的制造方法的一个工序的剖视 图。图14是表示在同实施方式中，在图13所示的工序之后进行的工序的剖视图。图15是表示在同实施方式中，在图14所示的工序之后进行的工序的剖视图。图16表示是在同实施方式中，在图15所示的工序之后进行的工序的剖视图。图17是本专利技术的实施方式3的半导体压力传感器的俯视图。图18是表示在同实施方式中，半导体压力传感器的制造方法的一个工序的俯视 图。图19是本专利技术的实施方式4的半导体压力传感器的俯视图。图20是在同实施方式中，在图19所示的剖面线XX-XX的剖视图。图21是本专利技术的实施方式5的半导体压力传感器的俯视图。图22是在同实施方式中，在图21所示的剖面线XXII-XXII的剖视图。图23是本专利技术的实施方式6的半导体压力传感器的部分剖视图。图24是本专利技术的实施方式7的半导体压力传感器的部分剖视图。图25是本专利技术的实施方式8的半导体压力传感器的俯视图。图26是在同实施方式中，在图25所示的剖面线XXVI-XXVI的剖视图。图27是本专利技术的实施方式9的半导体压力传感器的部分剖视图。图28是本专利技术的实施方式10的半导体压力传感器的部分剖视图。图29是本专利技术的实施方式11的半导体压力传感器的俯视图。图30是表示在同实施方式中，半导体压力传感器的制造方法的一个工序的俯视 图。具体实施例方式实施方式1在这里，针对在由掺杂多晶硅膜构成的膜片的上表面侧具备应变计电阻的半导体 压力传感器进行说明。如图1和图2所示，在硅基板1的第一主表面上，形成掺杂多晶硅膜55构成的膜 片5，在该膜片5的上表面形成有将膜片5的变形作为电阻变化进行感测的4个应变计电阻 7。在膜片5所处的硅基板1的部分中，形成有露出膜片5的背面的贯通孔30。在膜片5与 硅基板1之间，以从周向包围贯通孔30的第一主表面侧的开口端的方式，形成有用于将膜 片安设在硅基板1的锚定部20。在膜片5与硅基板1之间，层叠有第一绝缘膜2、多晶硅牺牲膜3和第二绝缘膜4。 锚定部20以包含填充到第一绝缘膜2的开口部的多晶硅牺牲膜3的部分、和填充到第二绝 缘膜4的开口部的多晶硅55的部分的方式，以从膜片5朝向硅基板1突出的形态形成。4个应变计电阻7由多晶硅膜构成，在成为膜片5的掺杂多晶硅膜55上插入第三 绝缘膜6而形成。各应变计电阻7通过与形成应变计电阻7的多晶硅膜相同的多晶硅膜形 成的多晶硅布线7a被桥式接线。以覆盖该应变计电阻7和多晶硅布线7a的方式，形成有 第四绝缘膜8。在第四绝缘膜8上的预定区域，形成有多个铝焊盘12。各铝焊盘12经由触点部 11与对应的多晶硅布线7a(应变计电阻7)电连接。以覆盖该铝焊盘12的方式本文档来自技高网...

【技术保护点】
一种半导体压力传感器，其中，具备：基板（１），具有互相相向的第一主表面和第二主表面；膜片（５），在所述基板（１）的第一主表面上形成，由预定的膜（５５）构成，应变计电阻（７，１３），将所述膜片（５）的变形作为电阻变化进行感测；贯通孔（３０），以露出所述膜片（５）的背面的形态，以从所述第二主表面侧到所述第一主表面侧贯通所述基板（１）的方式形成；以及锚定部（２０），由与所述预定的膜（５５）相同的材料构成，以从周向包围所述贯通孔（３０）的所述第一主表面侧的开口端的方式形成，用于将所述膜片（５）安设在所述基板（１）的所述第一主表面。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：佐藤公敏，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：JP[日本]