使用时钟信号的DC分量偏移的内部时钟失真校准制造技术

技术编号:42220208 阅读:29 留言:0更新日期:2024-07-30 19:00
本申请涉及使用时钟信号的DC分量偏移的内部时钟失真校准。本文揭示具有时钟失真校准电路系统的电路装置及系统的若干实施例。在一个实施例中,电路装置包含电路裸片,其具有用于校准时钟信号的时钟失真校准电路系统。所述时钟失真校准电路系统经配置以比较所述时钟信号的第一电压信号的第一工作周期与所述时钟信号的第二电压信号的第二工作周期。基于所述比较,所述时钟失真校准电路系统经配置以调整与所述第一电压信号及所述第二电压信号的相应所述第一工作周期及所述第二工作周期中的至少一者相关联的修整值,以校准所述第一工作周期及所述第二工作周期中的至少一者且消除所述时钟信号传播通过所述电路装置的时钟树时所遇到的工作周期失真。

【技术实现步骤摘要】

所揭示的实施例涉及电路装置及系统且特定来说,所揭示的实施例涉及具有时钟失真校准电路系统的电路装置。


技术介绍

1、时钟信号用于协调电路装置中的电路的动作。在一些装置中,这些信号可为单端时钟信号,其中信号由电压传输且参考固定电势(例如接地节点)。在此类装置中,一个导体携载时钟信号,而另一导体携载参考电势。其它电路装置可使用差分时钟信号,所述差分时钟信号采用两个互补(例如反向)电压信号来传输一个信息信号。此类装置中的接收器通过检测互补电压信号之间的电势差来提取信息。每一互补电压信号由其自身导体携载,其意味着差分传信通常需要比单端传信多的导线且因此需要更多空间。尽管存在此缺点,但差分传信具有相较于单端传信的许多益处。举例来说,因为两个电压信号具有相等振幅及相对于共模电压的相反极性,所以由每一信号产生的返回电流及电磁干扰被平衡且彼此抵消,其是在高频处尤其显著的优点。此继而还减少对其它附近信号的串扰。另外,由外部来源引入的电磁干扰或串扰通常加到每一电压信号,因此在接收器取得两个信号之间的电势差时减小干扰或串扰的量级。此外,差分传信提供更直接的逻辑状态确定程序,允许更本文档来自技高网...

【技术保护点】

1.一种时钟失真校准电路,其包括:

2.根据权利要求1所述的时钟失真校准电路,其进一步包括状态机,其中所述时钟失真校准电路进一步经配置以:

3.根据权利要求1所述的时钟失真校准电路,其中所述时钟失真校准电路进一步经配置以:

4.根据权利要求3所述的时钟失真校准电路,其中所述时钟失真校准电路进一步经配置以:

5.根据权利要求1所述的时钟失真校准电路,其中所述时钟失真校准电路进一步经配置以验证所述修整值。

6.根据权利要求1所述的时钟失真校准电路,其中:

7.根据权利要求6所述的时钟失真校准电路,其中所述可接受工作周期是...

【技术特征摘要】

1.一种时钟失真校准电路,其包括:

2.根据权利要求1所述的时钟失真校准电路,其进一步包括状态机,其中所述时钟失真校准电路进一步经配置以:

3.根据权利要求1所述的时钟失真校准电路,其中所述时钟失真校准电路进一步经配置以:

4.根据权利要求3所述的时钟失真校准电路,其中所述时钟失真校准电路进一步经配置以:

5.根据权利要求1所述的时钟失真校准电路,其中所述时钟失真校准电路进一步经配置以验证所述修整值。

6.根据权利要求1所述的时钟失真校准电路,其中:

7.根据权利要求6所述的时钟失真校准电路,其中所述可接受工作周期是第一可接受工作周期,且其中所述比较器进一步经配置以:

8.根据权利要求7所述的时钟失真校准电路,其中所述第二可接受工作周期是所述第一可接受工作周期或等于所述第一可接受工作周期。

9.根据权利要求7所述的时钟失真校准电路,其中所述第二可接受工作周期不同于所述第一可接受工作周期。

10.根据权利要求7所述的时...

【专利技术属性】
技术研发人员:王冠汤强A·F·Z·加莱姆
申请(专利权)人:美光科技公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1