IMD可靠性测试结构制造技术

本发明专利技术提供了一种IMD可靠性测试结构，包括第一测试单元，第一测试单元包括待测结构，待测结构包括若干个互相平行的待测金属线结构；每个待测金属线结构均包括位于第一结构层的第一待测金属线和第二待测金属线；每个第一待测金属线的底部分别通过若干个连接通道连接一个第一金属线，所有第一金属线互相平行且均位于第二结构层；第二待测金属线和第一金属线互相平行，且第一金属线的宽度大于第一待测金属线的宽度和第二待测金属线的宽度。本发明专利技术提供的IMD可靠性测试结构，通过将第二待测金属线与第一金属线平行设置，能够避免第一金属线与第二待测金属线之间产生压差，从而能够避免上下层金属线之间的电介质击穿早于同层金属线之间的电介质击穿，为能够监测到同层金属线之间的IMD的击穿性能奠定了基础。通过将第一金属线的宽度设置为大于第一待测金属线的宽度和第二待测金属线的宽度，使得本发明专利技术提供的IMD可靠性测试结构能够符合技术节点较小的工艺情况下的设计规范。

【技术实现步骤摘要】

本专利技术涉及半导体可靠性测试，特别涉及一种imd可靠性测试结构。

技术介绍

1、后段工艺是用于形成金属互连结构，金属互连结构包括金属线和位于各上下相邻层的金属线之间的通孔。随着半导体制程的不断进步，集成电路的尺寸愈来愈小、芯片的集成密集度不断提高，导致金属互连线的寄生电阻效应和寄生电容效应愈来愈严重，进而使芯片的工作频率无法再提升，这种情况称之为rc延迟(rc delay，阻容延迟)。rc延迟不仅阻碍工作频率，同时也会增加电路功耗。

2、在集成电路内部，不同层互连线之间需要imd(intermetal dielectrics，金属层间介质层)来隔离并支撑。由于imd的存在，导线之间就不可避免地存在寄生电容。使用低介电常数(low-k)材料作为imd，可以有效降低金属互连线之间的寄生电容，从而能够有效降低rc延迟，提升芯片的稳定性和工作频率。因此，对后段工艺制造的电路结构的性能进行测试变得非常重要。随着技术日益更新和技术节点不断缩小，可靠性测试变得越来越有挑战，晶圆级的早期监控也变得非常重要。

3、目前，通常对imd进行tddb(t本文档来自技高网...

【技术保护点】

1.一种IMD可靠性测试结构，其特征在于，包括第一测试单元，所述第一测试单元包括待测结构，所述待测结构包括若干个互相平行的待测金属线结构；

2.如权利要求1所述的IMD可靠性测试结构，其特征在于，所述第一测试单元还包括设置在所述待测结构的两侧的若干个互相平行的虚设金属线结构，所述虚设金属线结构与所述待测金属线结构互相平行；

3.如权利要求2所述的IMD可靠性测试结构，其特征在于，相邻的所述第一待测金属线之间的间距和相邻的所述第一虚设金属线之间的间距以及相邻的所述第一待测金属线与所述第一虚设金属线之间的间距均是相等的；相邻的所述第二待测金属线之间的间距和相邻的所述第...

【技术特征摘要】

1.一种imd可靠性测试结构，其特征在于，包括第一测试单元，所述第一测试单元包括待测结构，所述待测结构包括若干个互相平行的待测金属线结构；

2.如权利要求1所述的imd可靠性测试结构，其特征在于，所述第一测试单元还包括设置在所述待测结构的两侧的若干个互相平行的虚设金属线结构，所述虚设金属线结构与所述待测金属线结构互相平行；

3.如权利要求2所述的imd可靠性测试结构，其特征在于，相邻的所述第一待测金属线之间的间距和相邻的所述第一虚设金属线之间的间距以及相邻的所述第一待测金属线与所述第一虚设金属线之间的间距均是相等的；相邻的所述第二待测金属线之间的间距和相邻的所述第二虚设金属线之间的间距以及相邻的所述第二待测金属线与所述第二虚设金属线之间的间距均是相等的；相邻的所述第一金属线之间的间距是相等的。

4.如权利要求2所述的imd可靠性测试结构，其特征在于，所述连接通道包括金属通孔。

5.如权利要求2所述的imd可靠性测试结构，其特征在于，所述第一待测金属线与所述第一金属线之间、所述第一虚设金...

【专利技术属性】
技术研发人员：关静茹，郑仲馗，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：