具有双重字线和源极线的相变化存储器及其操作方法技术

本发明专利技术公开了一种具有双重字线和源极线的相变化存储器及其操作方法。本发明专利技术有关于一种相变化存储元件，其包含一存储单元、一第一字线导体及一第二字线导体，和第一及第二存取元件，以分别响应至该第一及第二字线导体。控制电路安排在读取操作时仅使用第一字线导体存取此存储单元来建立自该位线通过该存储单元至该第一存取元件的该源极线的一电流通道，且在复位该存储单元的操作时使用该第一及第二字线导体存取该存储单元，来建立自该位线通过该存储单元而至该第一及第二源极线的一电流通道。

【技术实现步骤摘要】

本专利技术是有关于以相变化材料，例如以硫属化物及其它材料，为基础 的高密度存储元件，以及用以操作此等元件的方法。
技术介绍
以相变化为基础的存储材料是被广泛地运用于读写光盘片中。这些材 料包括有至少两种固态相，包括如一大部分为非晶态的固态相，以及一大 体上为结晶态的固态相。激光脉冲是用于读写光盘片中，以在二种相中切 换，并读取此种材料于相变化之后的光学性质。如硫属化物及类似材料的此类相变化存储材料，可通过施加其幅度适 用于集成电路中的电流，而致使晶相变化。这种特性则引发使用可程序化 电阻材料以形成非易失性存储器电路等兴趣。从非晶态转变至结晶态一般为一低电流步骤。从结晶态转变至非晶态(以下指称为复位(reset))—般为一高电流步骤，其包括一短暂的高电流密度 脉冲以融化或破坏结晶结构，其后此相变化材料会快速冷却，抑制相变化 的过程，使得至少部份相变化结构得以维持在非晶态。理想状态下，致使 相变化材料从结晶态转变至非晶态的复位电流幅度应越低越好。欲降低复 位所需的复位电流幅度，可通过减低在存储器中的相变化材料元件的尺 寸、以及减少电极与此相变化材料的接触面积而达成，因此可针对此相变 化材料元件施加较小的绝对电流值而达成较高的电流密度。即使是具有较 小的元件，此复位电流仍是对于高密度极低电压集成电路的设计限制。当相变化存储单元结构变得更小时， 一个对此搭配一相变化存储单元 阵列的元件密度的限制是阵列架构，包含存取晶体管、字线及位线，通过 这些元件单一的存储单元可以被存取进行读取、设置及复位等操作。典型 的阵列架构可以参见美国专利号6,864,503 "Spacer Chalcogenide Memory Method and Device",专利技术人为Lung ，以及美国专利号6,454,903"Self-Aligned Resistive Plugs for Forming Memory Cell with Phase Change Material",专利技术人为Wu。在'503专利中，相变化存储单元阵列架构显示 于图3，包括存取晶体管(在'503专利中称为隔离晶体管)其形成于一半导 体衬底，且一导电栓塞形成一介于每一存取晶体管漏极与对应相变化存储 单元一电极之间的接触介层孔内。此阵列的大小是由必须将存取晶体管之 间在半导体衬底内分隔，或是分隔邻近存取晶体管，的空间所限制。 一可 以提供高密度阵列架构揭露于由Kang et al. ，，A0.1mm 1.8 V 256Mb 66MHz Synchronous Burst PRAM"， ISSCC， 2006年2月。因此，需要提供一种存储单元结构其具有能支持高密度元件的一阵列 结构，且可适用于施加相对高的电流至一选取的元件以在低电压下进行复 位操作。
技术实现思路
有鉴于此，本专利技术的主要目的在于提供一种存储装置，包括一存储单 元及双重存取元件，在其中存储单元包含一第一电极、 一第二电极及一存 储元件于该第一电极与第二电极之间。在某些实施例中，此存储单元包含 一相变化材料。在此存储单元中存储元件的此相变化材料具有一非晶相与 一结晶相。在该存储单元的复位状态时，大部分地该存储元件的一主动区 域在该非晶相。而在该存储单元的设置状态时，大部分地该存储元件的该 主动区域在该结晶相。在多级存储单元中，或许会存在有超过一个以上的 设置状态，其会有不同数量的主动区域存在于结晶相中。此存储单元包含 一第一字线导体及一第二字线导体，且第一及第二存取元件分别响应至该 第一及第二字线导体。此第一及第二存取元件其具有各自的存储单元接触 与源极线接触。此存储单元具有一第一电极，其与此第一及第二存取元件 的存储单元接触电性沟通。 一位线与该存储单元的该第二电极电性沟通。 控制电路安排使用该第一字线导体以存取该存储单元进行读取操作，来建 立自该位线通过该存储单元至该第一存取元件的该源极线接触的一电流 通道。此控制电路也安排使用该第一及第二字线导体存取该存储单元以进 行复位该存储单元的操作，来建立自该位线通过该存储单元而至该第一及 第二源极线接触的一电流通道。在上述的实施例中，至少第一及第二存取元件之一包含一二极管。在其它的实施例中，至少第一及第二存取元件之 一包含一晶体管。本专利技术所述的一种存储装置，是实施于一半导体衬底上。此半导体衬 底具有一栅极介电层于此衬底部分之上。 一第一字线导体于该栅极介电层 之上，而一第二字线导体于该栅极介电层之上，且与该第一字线导体平行 地安排。多个掺杂区域于该半导体衬底内，该多个掺杂区域包含源极及漏 极终端安排为邻近形成存取电极体对的多个导体中的该第一及第二字线 导体。 一第一源极线导体与该存取电极体对中的一第一存取晶体管的源极终端接触。 一第二源极线导体与该存取电极体对中的一第二存取晶体管的 源极终端接触。 一存储单元包含一第一电极、 一第二电极及一存储元件具 有第一电极与该第一及第二存取元件(其可为衬底内的一共享掺杂区域)的 源极端电性沟通。 一位线与该存储单元的该第二电极电性沟通。读写控制 电路与该第一及第二电极、和该位线接触，其是操作用来存取该存储单元 进行读取、设置及复位操作。其可只利用该第一字线导体以存取该存储单 元进行读取操作。此控制电路仅利用第一字线导体或第二字线导体的一， 或替代地同时利用该第一及第二字线导体存取该存储单元以进行设置该 存储单元的操作。此控制电路同时利用该第一及第二字线导体存取该存储 单元以进行复位该存储单元的操作。此处所描述的存储单元及存取晶体管结构能致能使用相变化材料的 高密度、高容量存储器阵列，以在低电压下进行操作。本专利技术的特征及优点等将可透过下列说明权利要求范围及所附图式 获得充分了解。附图说明图1是一存储阵列的示意图，其具有双重字线与双重源极线。图2显示具有自动对准的存储单元10的基本结构图，其可适用于如 为图l所示的阵列结构中。图3为一集成电路的方块图，其包括具有双重字线与双重源极线的一 相变化阵列，及其它电路。图4显示制作具有自动对准接触的双存取元件的一前段工艺第一步骤示意图，其可利用一前述所描述的存储器架构。图5显示制作利用一前述所描述的存储器架构的集成电路的一前段工 艺第二步骤示意图。图6显示制作利用一前述所描述的存储器架构的集成电路的一前段工 艺第三步骤示意图。图7显示制作利用一前述所描述的存储器架构的集成电路的一前段工 艺第四步骤示意图。图8显示图7中所示的自动对准接触结构的上视图。图9显示制作利用一前述所描述的存储器架构的集成电路的一前段工 艺第五步骤示意图。图10显示制作利用一前述所描述的存储器架构的集成电路的下一阶 段工艺步骤示意图。图11显示一剖面示意图，是于形成一导电材料层于图IO结构之上的 步骤后。图12显示一剖面示意图，是于将图11中的导电材料层与间隔绝缘层 抛光的步骤后。图BA及图13B系分别显示一剖面示意图及一上视图，是形成一薄 膜相变化材料条纹及一保护覆盖层于图12中的结构之上的步骤后。图14显示一存储单元隔离图案化后的剖面示意图。图15 —剖面示意图，是形成一介电填充层于图14中结构之上的步骤 后，包括电极层、相变化材料导桥，且形成导电栓塞于介电填充层之中并 接触相变化材料导桥。本文档来自技高网...

【技术保护点】
一种存储装置，其特征在于，包括：　一第一字线导体；　一第二字线导体；　第一及第二存取元件，其具有各自的存储单元接触与源极线接触，且回应至该第一及第二字线导体；　一存储单元包含一第一电极、一第二电极及一存储元件于该第一 电极与第二电极之间，该第一电极与该第一及第二存取元件的存储单元接触电性沟通，且其中该存储元件具有一设置状态及一复位状态，且包含一相变化材料；　一位线与该存储单元的该第二电极电性沟通；以及　控制电路安排同时使用该第一以及第二字线导 体以存取该存储单元进行复位操作，来建立自该位线通过该存储单元同时至该第一及第二存取元件的该源极线接触的一电流通道。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：龙翔澜，林仲汉，
申请(专利权)人：旺宏电子股份有限公司，国际商用机器公司，
类型：发明
国别省市：71[中国|台湾]