【技术实现步骤摘要】
本专利技术涉及半导体制造，尤其涉及一种静电放电防护器件及其形成方法。
技术介绍
1、静电放电(electro-static discharge，缩写为esd)现象可能导致元器件内部线路受损，直接影响产品的正常使用寿命，甚至造成产品的损坏。因此，在芯片设计时，在芯片内部的端口上，设计静电放电防护器件十分必要。
2、可控硅(silicon controlled rectifier，缩写为scr)静电防护器件由于其自身的正反馈机制，具有单位面积泄放电流高、导通电阻小、鲁棒性强、防护级别高的优点，能够以较小的版图面积获得较高静电放电防护等级，因此，此类器件将成为集成电路静电防护的热门器件。
3、然而，可控硅器件的开启电压(trigger voltage，缩写为vt)一般高于10v，大于输入/输出器件的栅氧化层击穿电压。因此，低压可控硅(low-voltage-triggered scr，缩写为lvtscr)器件应运而生，但常用的低压可控硅器件的工作电压(holding voltage，缩写为vh)较低，使其在集成电路中的
【技术保护点】
1.一种静电放电防护器件，其特征在于，包括：
2.如权利要求1所述的静电放电防护器件，其特征在于，所述衬底包括基底、位于所述基底上的氧化层、以及位于所述氧化层上的半导体层和隔离结构，所述隔离结构还位于所述半导体层侧壁；所述第一阱区和所述第二阱区位于所述半导体层内。
3.如权利要求2所述的静电放电防护器件，其特征在于，所述第一阱区和所述第二阱区底部与所述氧化层顶部表面相接触。
4.如权利要求2所述的静电放电防护器件，其特征在于，所述半导体层的厚度范围为40nm至100nm。
5.如权利要求1所述的静电放电防护器件，其特征在...
【技术特征摘要】
1.一种静电放电防护器件，其特征在于，包括：
2.如权利要求1所述的静电放电防护器件，其特征在于，所述衬底包括基底、位于所述基底上的氧化层、以及位于所述氧化层上的半导体层和隔离结构，所述隔离结构还位于所述半导体层侧壁；所述第一阱区和所述第二阱区位于所述半导体层内。
3.如权利要求2所述的静电放电防护器件，其特征在于，所述第一阱区和所述第二阱区底部与所述氧化层顶部表面相接触。
4.如权利要求2所述的静电放电防护器件，其特征在于，所述半导体层的厚度范围为40nm至100nm。
5.如权利要求1所述的静电放电防护器件，其特征在于，所述第一掺杂区、所述第二掺杂区、所述第三掺杂区和所述第四掺杂区沿第一方向排布；在沿所述第一方向上，所述第一掺杂区和所述第二掺杂区的距离范围为0.5μm至4μm；在沿所述第一方向上，所述第二掺杂区和所述第三掺杂区的距离范围为1μm至8μm；在沿所述第一方向上，所述第三掺杂区和所述第四掺杂区的距离范围为0.5μm至4μm。
6.如权利要求1所述的静电放电防护器件，其特征在于，所述第一掺杂区、所述第二掺杂区、所述第三掺杂区和所述第四掺杂区的深度范围为300μm至750μm；所述第一掺杂区和所述第三掺杂区内的离子浓度范围为3.0×1015atom/cm3至5.0×1015atom/cm3；所述第二掺杂区和所述第四掺杂区内的离子浓度范围为5.0×1015atom/cm3至6.0×1015atom/cm3。
7.如权利要求1所述的静电放电防护器件，其特征在于，所述阻挡层的材料包括介质材料，所述介质材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
8.一种静电放电防护器件的形成方法，其特征在于，包括：
9.如权利要求8所述的静电放电防护器件的形成方法，其特征在于，所述衬底包括基底、位于所述基底上的氧化层，以及位于所述氧化层上的半导体层和隔离结构，所述隔离结构还位于所述半导体层侧壁；所述第一阱区和所述第二阱区位于所述半导体层内。
10.如权利要求9所述的静电放电防护器件的形成方法，其特征在于，所述半导体层的厚度范围为40nm至100nm。
11.如权利要求9所述的静电放电防护器件的形成方法，其特征在于，所述第一阱区和所述第二阱区底部与所述氧化层顶部表面相接触。
12.如权利要求11所述的静电放电防护器件的形成方法，其特征在于，所述第一阱区的形成工艺包括第一离子掺杂工艺；所述第二阱区的形成工艺包括第二离子掺杂工艺。
13.如权利要求12所述的静电放电防护器件的形成方法，其特征在于，所述第一离子掺杂工艺的工艺参数包括：掺杂离子为n型导电离子，所述掺杂离子的剂量范围为3.8×1012ato...
【专利技术属性】
技术研发人员：余栋林，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。