用于光刻校准的方法和系统技术方案

本发明专利技术公开了一种用于光刻校准的方法和系统。一种有效的光学和抗蚀剂参数校准的方法，其基于模拟用来对具有多个特征的目标图案成像的光刻过程的图像性能。所述方法包括步骤：确定用于生成模拟图案的函数，其中所述函数表征与所述光刻过程相关的过程变化；和使用所述函数生成所述模拟图案，其中所述模拟图案表示用于所述光刻过程的所述目标图案的所述图像结果。用于光刻过程的校准的系统和方法，通过该系统和方法计算用于光学系统的名义配置的多项式拟合，该系统和方法可以用来估计其它配置的临界尺寸。

【技术实现步骤摘要】

本专利技术涉及一种校准光刻系统的方法、一种承载用于校准光刻系统的计算机程序的计算机可读介质和一种校准方法。
技术介绍
例如，可以将光刻设备用在集成电路(IC)的制造中。在这种情况下，掩模可以包 含对应于所述IC的单层的电路图案，并且可以将该图案成像到已经涂覆了一层辐射敏感 材料(抗蚀剂)的衬底(例如，硅晶片)上的目标部分(例如，包括一个或多个管芯)上。 通常，单个晶片将包含相邻目标部分的整个网络，所述相邻目标部分通过投影系统被一次 一个地连续辐射。在一种类型的光刻投影设备中，通过将全部掩模图案一次曝光到所述目 标部分上来辐射每一目标部分；这样的设备通常称作为晶片步进机。在可选的设备中，通 常称为步进-扫描设备，通过沿给定的参考方向("扫描"方向)在投影系统下面逐步扫描 掩模图案的同时，沿与该方向平行或反向平行的方向同步地扫描所述衬底台来辐射每一目 标部分。因为，通常情况下，投影系统将具有放大因子(magnification factor)M(通常M < l)，衬底台扫描的速度V将是掩模台扫描的速度的M倍。这里所述的更多有关光刻设备 的信息可以从(例如)US 6，046，792中得到，在这里以参考的方式将其内容并入本文中。 在使用光刻投影设备的制造过程中，掩模图案被成像到至少部分地由一层辐射敏 感材料(抗蚀剂)覆盖的衬底上。在该成像步骤之前，衬底可以经过多种工序，例如涂底料、 抗蚀剂涂覆和软烘烤。在曝光之后，衬底可以经过其它工序，例如曝光后烘烤(PEB)、显影、 硬烘烤和成像特征的测量/检验。这一系列的工序被用作对器件(例如IC)的单层进行图 案化的基础。然后，这样的图案化层可以经过多种处理，例如蚀刻、离子注入(掺杂)、金属 化、氧化、化学-机械抛光等，所有这些处理用于完成对一个单层的处理。如果需要几个层， 则对于每个新的层必须重复整个工序或其变体。最后，在衬底(晶片)上将形成器件的阵 列。然后，这些器件通过例如切片(dicing)或切割的技术彼此分割开，然后独立的器件可 以安装到连接到插脚等的载体上。 为了简化起见，下文中投影系统可被称为"透镜"；然而，这个术语应该被广义地解 释为包括各种类型的投影系统，包括例如折射式光学系统、反射式光学系统和反射折射式 系统。辐射系统还可以包括根据用于引导、成形或控制投影辐射束的这些设计类型中的任 意类型来操作的部件，并且这些部件在下文中还可以被统称为或单独地称为"透镜"。而且， 光刻设备可以是具有两个或更多个衬底台(和/或两个或更多个掩模台)的类型。在这种 "多台"的装置中，附加的台可以并行地使用，或者可以在一个或更多个台上执行预备步骤 的同时使用一个或更多个其它的台进行曝光。例如，在US 5，969，441中描述了双台光刻设 备，在这里以参考的方式将其内容并入本文中。 上面提及的光刻掩模包括对应于将要被集成到硅晶片上的电路部件的几何图案。 用来形成这种掩模的图案使用CAD(计算机辅助设计)程序来生成，这种过程通常被称为 EDA(电子设计自动化)。大多数CAD程序依照一系列预定的设计规则以便产生功能化掩模。4这些规则通过过程和设计限制来设定。例如，设计规则限定电路器件(例如栅极、电容等) 或互连线之间的间隔容许量，使得确保电路器件或线不会彼此以不希望的方式相互作用/ 影响。通常，设计规则限制被称为"临界尺寸"(CD)。电路的临界尺寸可以被定义成线或孔 的最小宽度或两条线或两个孔之间的最小间隔。因此，CD决定所设计的电路的总的尺寸和 密度。当然，集成电路制造的目标之一是在晶片上(通过掩模)忠实地复制原始电路设计。 正如所指出的，微光刻术是半导体集成电路制造中的主要步骤，其中形成在半导 体晶片衬底上的图案限定了半导体器件的功能元件，例如微处理器、存储芯片等。类似的光 刻技术还用在平板显示器、微电子机械系统(MEMS)和其它器件的制造中。 随着半导体制造过程持续进步，在电路元件的尺寸持续地减小的同时，每个器件 的功能元件(例如晶体管)的数量已经在过去几十年中遵照通常被称作为"摩尔定律"的 趋势稳定地增加。在目前的技术状态下，先进器件的关键层使用已知如扫描器的光学光刻 投影系统进行制造，其使用来自深紫外激光光源的照明将掩模图案投影到衬底上，产生具 有100nm以下的尺寸，也就是小于投影光波长一半的独立的电路特征。 依照分辨率公式CD = 、X A /NA，这种印刷具有小于光投影系统经典分辨率极限 的尺寸的特征的过程通常被称为低-、(low-k》光刻术，其中A是所采用的辐射的波长 (目前大多数情况是248nm或193nm) ， NA是投影光学装置的数值孔径，CD是"临界尺寸"(通 常是所印刷的最小特征尺寸)，以及、是经验分辨率因子。通常，、越小，越难以在晶片上 复制与电路设计者设计的形状和尺寸相符的图案以便获得特定的电功能性和性能。为了克 服这些困难，对投影系统和掩模设计实施复杂的精细的微调步骤。这些步骤包括(例如) 但不限于NA和光学相干性设置的优化、定制照射方案、使用相移掩模、掩模布局中的光学 邻近效应校正，或其它通常称为"分辨率增强技术"(RET)的方法。 作为一个重要的示例，光学邻近效应校正(OPC，有时称为"光学和过程校正")解 决晶片上所印刷的特征的最终尺寸和位置将不仅仅是掩模上对应的特征的尺寸和位置的 函数的问题。应该注意的是，这里术语"掩模"和"掩模版"可以交替地使用。因为在通常 的电路设计上具有小的特征尺寸和高的特征密度，所以给定特征的特定边缘的位置将一定 程度上受到存在或不存在其它邻近特征的影响。这些邻近效应源自一个特征和另一特征的 微小量的光耦合。类似地，邻近效应可以源自曝光后烘烤(PEB)、抗蚀剂显影以及通常紧随 光刻曝光后的蚀刻期间的扩散和其它化学效应。 为了确保依照给定目标电路设计的需要在半导体衬底上形成特征，在成功地制 造高端器件之前，需要使用复杂的数值模型预测邻近效应，和需要将校正或预变形应用到 掩模的设计。C. Spence在Proc. SPIE， Vol. 5751， pp 1-14(2005)上的文章"Full-Chip Lithography Simulation and DesignAnalysis_How OPC Is Changing IC Design，，提供 了目前"基于模型的(model-based)"的光学邻近效应校正处理的概述。在一般的高端设计 中，几乎每个特征边缘都需要一些修正以便获得充分接近目标设计的印刷图案。这些修正 可以包括边缘位置或线宽的平移或偏斜，以及应用并不为了印刷本身但将会影响所关联的 主要特征的性质的"辅助"特征。 假定通常在芯片设计中存在数百万特征，将基于模型的OPC应用到目标设计需要 良好的过程模型和相当多的计算资源。然而，通常应用OPC不是"精密科学"，而是不总是能 解决布局中所有可能缺陷的经验的、迭代的过程。因而，0PC后的设计(也就是在应用所有通过OPC和所有其它RET的图案修正后的掩模布局)，需要通过设计检测(也就是使用经过 校准的数值过程模型进行精密的全芯片模拟)进行校验以便最小化形成到掩模组的制造 中的设计缺陷的可能性。这是由制造以几百万美元量级运行的高本文档来自技高网...

【技术保护点】
一种校准光刻系统的方法，包括步骤：获得使用光刻过程的配置生成的电路图案的多个测量尺寸；使用所述光刻过程的配置的模型生成所述电路图案的多个估计尺寸；对于所述电路图案中的特定图案，计算所述估计尺寸和与所述配置相关的预定义的参数之间的多项式拟合；以及基于所述多项式拟合来校准所述光刻过程，其中所述校准所述光刻过程的步骤包括使用优化算法对所述估计尺寸和测量尺寸之间的差异进行最小化的步骤。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：叶军，曹宇，冯函英，
申请(专利权)人：睿初科技公司，
类型：发明
国别省市：US[美国]