高精度ADC的静态特性内建自测试电路制造技术

本发明专利技术提供的高精度ADC的静态特性内建自测试电路，包括：在采样保持阶段，对输入的外部共模信号Vcm作采样得到采样共模信号；在第一次量化阶段，根据正输入端信号Vip对采样共模信号作采样放大处理，并降低输出阻抗得到第一放大共模信号；在第二量化阶段，根据负输入端信号Vin对采样共模信号作采样放大处理，并降低输出阻抗得到第二放大共模信号；其中，正输入端信号Vip与负输入端信号Vin是一对差分信号；对第一放大共模信号和第二放大共模信号均作量化，并对两者的量化结果求平均得到高精度测试信号。在本发明专利技术中，根据一对差分信号对采样共模信号作量化处理，并将两次量化的结果进行求和处理，消除了采样热噪声。

【技术实现步骤摘要】

本专利技术属于集成电路设计，具体涉及一种高精度adc的静态特性内建自测试电路。

技术介绍

1、传统内建自测试电路需要高线性度测试信号的输入，例如18bit待测adc就需要21bit的测试信号的线性度。

2、现有的大部分主流方案采用传统误差消除测试算法，就能够达到缓解待测adc的输入信号的线性度要求。但是传统方案在测试高精度adc时，对两个输入信号的电压偏移的线性度也提出了很高的要求。另外传统方法在测试高精度adc的静态特性时，测试信号通常相比于测试普通精度adc，需要更高的精度。以测试24-bit高精度adc为例，需要对224-1＝16777215个码值区间进行测试。每个码值区间内采样10个点，那么总共需要采样1.6亿多次。而且待测adc需要对每个采样点重复采样数十次，以减小噪声对直方图测试结果的影响。显然，传统测试方法在测试高精度adc时需要占用极大的储存空间和测试时间，不仅使得实现过程比较困难并且会产生巨大的资源开销。

3、因此，现有的内建自测试电路，具有对测试信号线性度要求较高以及数据存储空间大的技术问题。

<本文档来自技高网...

【技术保护点】

1.一种高精度ADC的静态特性内建自测试电路，其特征在于，包括：

2.根据要求1所述的一种高精度ADC的静态特性内建自测试电路，其特征在于，所述静态特性内建自测试电路包括：噪声消除电路、运算放大电路、负电容电路、负载电路、时钟信号产生模块以及信号重分配模块；

3.根据要求2所述的一种高精度ADC的静态特性内建自测试电路，其特征在于，所述负电容电路的带宽小于所述运算放大电路的带宽。

4.根据要求2所述的一种高精度ADC的静态特性内建自测试电路，其特征在于，所述噪声消除电路的第一输出端分别与所述运算放大电路的第一输入端和所述负电容电路的输入端相连；所述噪声...

【技术特征摘要】

1.一种高精度adc的静态特性内建自测试电路，其特征在于，包括：

2.根据要求1所述的一种高精度adc的静态特性内建自测试电路，其特征在于，所述静态特性内建自测试电路包括：噪声消除电路、运算放大电路、负电容电路、负载电路、时钟信号产生模块以及信号重分配模块；

3.根据要求2所述的一种高精度adc的静态特性内建自测试电路，其特征在于，所述负电容电路的带宽小于所述运算放大电路的带宽。

4.根据要求2所述的一种高精度adc的静态特性内建自测试电路，其特征在于，所述噪声消除电路的第一输出端分别与所述运算放大电路的第一输入端和所述负电容电路的输入端相连；所述噪声消除电路的第二输出端分别与所述运算放大电路的第二输入端和所述负电容电路的输入端相连；所述运算放大电路的第一输出端与所述信号重分配模块的第一输入端连接；所述运算放大电路的第二输出端与所述信号重分配模块的第二输入端连接；所述信号重分配模块的第一输入端与所述负载电路的第一输入端连接；所述信号重分配模块的第二输入端与所述负载电路的第二输入端连接；所述时钟信号产生模块与所述静态特性内建自测试电路中的所有开关的输入端连接。

5.根据要求2所述的一种高精度adc的静态特性内建自测试电路，其特征在于，所述噪声消除电路包括：开关s11、开关s12、开关s21、开关s22、开关s...

【专利技术属性】
技术研发人员：朱樟明，黄一耀，张延博，付国龙，刘术彬，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：