用于在管芯尺寸优化期间缩放Ｉ／Ｏ单元布置的方法和设备技术

本发明专利技术的一个实施例提供一种在管芯尺寸优化期间缩放Ｉ／Ｏ单元布置的系统。在操作期间，该系统通过接收用于管芯的初始管芯尺寸和用于一组Ｉ／Ｏ单元的初始Ｉ／Ｏ单元布置来启动。该系统也接收用于管芯的目标管芯尺寸。该系统然后确定在初始管芯尺寸与目标管芯尺寸之间的管芯尺寸改变。接着，该系统标识在初始Ｉ／Ｏ单元布置中的一组Ｉ／Ｏ单元之间的可用空间。该系统随后基于标识的可用空间和管芯尺寸改变来缩放初始Ｉ／Ｏ单元布置以获得配合目标管芯尺寸的新Ｉ／Ｏ单元布置。

【技术实现步骤摘要】

本公开内容主要地涉及用于设计和制造集成电路(ic)的技术。具体而言，本专利技术 涉及一种用于在管芯尺寸改变时修改IC管芯中的输入/输出(下文称为"I/0")单元布置的方法和设备。
技术介绍
半导体集成电路(IC)技术的显著改进目前使得有可能将数以亿计的晶体管集成 到单个半导体ic芯片上。已经主要通过近来已经实现超深亚微米特征尺寸的半导体制造技术中的对应改进来实现集成密度的这些改进。在相反的方面上，朝着不断减少特征尺寸方向的持续努力导致了 ic制造成本的显著增加。 —种用以减轻越来越多的IC制作成本的方式是使用最小可行管芯尺寸来实现设计规格。例如， 一些芯片布局工具可以自动分析ic设计约束并且标识用于流片的最小可布线管芯尺寸。取而代之，设计者可以人工探索最小可行管芯尺寸。 在探索IC设计的最小可行管芯尺寸的同时，设计者需要用以在维待I/0单元的原 边、相对顺序和对准的情况下将所有原有IA)焊盘(pad)和其它1/0单元重新配合到不同的收縮或者扩展管芯边界中的工具。常规上，通过在某些设计约束之下根据原有1/o布置进行新的基于逐个单元的布置过程来实现这一点。然而，这一"重新布置"技术具有诸多限制，比如原有设计约束并不适合于改变的管芯尺寸、不能操纵I/O区域内的宏单元、不能操 纵多个I/O环以及不能操纵直线形I/O单元。 因此，需要的是一种在管芯尺寸优化期间无上述问题的I/O单元重新布置技术。
技术实现思路
本专利技术的一些实施例提供一种在管芯尺寸优化期间縮放I/O单元布置的系统。在 操作期间，该系统通过接收用于管芯的初始管芯尺寸和用于一组I/O单元的初始I/O单元 布置来启动。该系统也接收用于管芯的目标管芯尺寸。该系统然后确定在初始管芯尺寸与 目标管芯尺寸之间的管芯尺寸改变。接着，该系统标识在初始1/0单元布置中的一组I/O 单元之间的可用空间。该系统随后基于标识的可用空间和管芯尺寸改变来縮放初始1/0单 元布置以获得配合目标管芯尺寸的新1/0单元布置。 在一种变化中，该系统通过确定管芯的宽度改变和高度改变来确定在初始管芯尺 寸与目标管芯尺寸之间的管芯尺寸改变。 在一种变化中，该系统通过独立标识用于管芯的各边的一行I/O单元中的可用空 间来标识一组I/O单元之间的可用空间。 在一种变化中，该系统通过以下操作来标识一行I/O单元中的可用空间(1)标识 一行I/O单元中的各对相邻I/O单元之间的可用空间；(2)通过将一行I/O单元中的可用 空间求和来计算管芯的该边上的总可用空间。 在一种变化中，该系统通过从成对相邻1/0单元之间的距离减去最小空间要求来5标识各对相邻I/O单元之间的可用空间。 在一种变化中，该系统通过独立縮放管芯的各边上的I/O单元布置来縮放初始1/o单元布置。 在一种变化中，该系统通过先基于在沿着管芯的一边的方向上的管芯尺寸改变的符号确定縮放模式(收縮/扩展)来縮放管芯的该边上的初始i/o单元布置。该系统然后将一行1/0单元中的成对相邻1/0单元之间的各空间縮放与对应可用空间成比例的量。另 外，用于一行1/0单元的縮放的总的量基本上等于管芯尺寸改变。 在一种变化中，该系统通过先基于在沿着管芯的一边的方向上的管芯尺寸改变的符号确定縮放模式(收縮/扩展)来縮放管芯的该边上的初始i/o单元布置。该系统然后 将一行1/0单元中的成对相邻1/0单元之间的各空间縮放相等的量。另外，用于一行I/O 单元的縮放的总的量基本上等于管芯尺寸改变。 在一种变化中，该系统通过先基于在沿着管芯的一边的方向上的管芯尺寸改变的符号确定縮放模式(收縮/扩展)来縮放管芯的该边上的初始i/o单元布置。如果管芯尺寸改变为负并且具有比管芯的该边上的总可用空间更大的值，则系统然后通过将所有可用空间减少至零来縮放在一行I/O单元中的成对相邻I/O单元之间的空间。 在一种变化中，如果初始1/0单元布置是多环1/0单元布置，则系统可以独立縮放多环1/0单元布置的各环，这忽略多个1/0单元环之间的对准。取而代之，该系统可以协同縮放多环I/O单元布置中的多个I/O单元环以维持多个I/O单元环之间的对准。 在对这一实施例的一种变化中，一组1/0单元可以包括1/0焊盘；包括多个I/O管脚的1/0单元；宏单元；布置阻断；以及填充物单元。附图说明 图1图示了在设计和制作集成电路时的各种步骤。 图2A图示了具有给定管芯尺寸和双环I/O单元布置的IC芯片。 图2B图示了包括双环I/O单元结构和宏单元的I/O单元布置。 图3图示了根据本专利技术一个实施例的与一行1/0单元关联的示例距离和可用空 间。 图4A图示了根据本专利技术-元布置标识共用空间的过程。 图4B图示了根据本专利技术-元布置标识共用空间的过程。 图5呈现了对根据本专利技术 行调节的过程进行图示的流程图。 图6图示了根据本专利技术一个实施例的在管芯的拐角中由于縮放管芯的两个邻边 所致的潜在冲突状况。 图7呈现了对根据本专利技术一个实施例的在使用縮放技术以改变I/0单元布置以为管芯尺寸改变而进行调节的同时进行管芯尺寸探索的过程进行图示的流程图。 图8图示了根据本专利技术一个实施例的在管芯尺寸优化期间縮放1/0单元布置的设备。一个实施例的用于为包括两边对准I/O环的示例I/O单 一个实施例的用于为包括两个交错1/0环的示例I/O单一个实施例的縮放i/o单元布置以为管芯尺寸改变而进具体实施例方式呈现以下描述以使本领域技术人员能够实现和利用本专利技术，并且在特定应用及其要求的背景下提供该描述。本领域技术人员将容易清楚对公开的实施例的各种修改，并且这里限定的一般原理可以适用于其它实施例和应用而不脱离本专利技术的精神实质和范围。因此，本专利技术不限于所示实施例而是将被赋予以与权利要求一致的最广范围。 在本具体实施方式中描述的数据结构和代码通常存储于计算机可读存储介质上，该介质可以是能够存储用于由计算机系统使用的代码和/或数据的任何设备或者介质。这包括但不限于易失性存储器、非易失性存储器、磁和光存储设备(比如盘驱动、磁带、CD(压縮盘)、DVD(数字通用盘或者数字视频盘)或者现在已知或者以后开发的能够存储计算机可读介质的其它介质。 誠电路i殳i備罕 图1图示了在设计和制作集成电路时的各种步骤。该过程从使用电子设计自动化 (EDA)软件设计处理(阶段110)来实现的产品构想(阶段100)的生成开始。当设计定稿 时可以流片(t即-out)(阶段140)它。在流片之后，完成制作处理(阶段150)并且进行封 装和组装处理(阶段160)，这些处理最终产生成品芯片(阶段170)。 EDA软件设计处理(阶段110)又包括下文描述的阶段112-130。注意本设计流程 描述仅用于示例目的。本描述并不意味着限制本专利技术。例如，实际集成电路设计可能要求 设计者以与这里描述的序列不同的序列进行设计阶段。以下讨论提供设计处理中的进一步 细节。 系统设计(阶段112):设计者描述将要实施的功能。他们也可以进行如 果-怎么样(what-if)的规划以精化功能并且检验成本。硬件-软件架构划分可以出 现在这一阶段。可以在这一阶段使用的来自SYNOPSYS公司的示例EDA软件产品包括model ARCHITECT 、 SABER 、 system STUDIO本文档来自技高网...

【技术保护点】
一种用于在管芯尺寸优化期间缩放Ｉ／Ｏ单元布置的方法，所述方法包括：接收用于管芯的初始管芯尺寸和用于一组Ｉ／Ｏ单元的初始Ｉ／Ｏ单元布置；接收用于所述管芯的目标管芯尺寸；确定在所述初始管芯尺寸与所述目标管芯尺寸之间的管芯尺寸改变；标识在所述初始Ｉ／Ｏ单元布置中的所述一组Ｉ／Ｏ单元之间的可用空间；并且基于所述标识的可用空间和所述管芯尺寸改变来缩放所述初始Ｉ／Ｏ单元布置，由此获得配合所述目标管芯尺寸的新Ｉ／Ｏ单元布置。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：邹佩清，D常，N考尔，
申请(专利权)人：新思科技有限公司，
类型：发明
国别省市：US[美国]