整合IC焊垫的内建式桥式整流器制造技术

本发明专利技术提供一种整合ＩＣ焊垫的内建式桥式整流器，包含：第一ＰＭＯＳ晶体管；第一ＮＭＯＳ晶体管，漏极与第一ＰＭＯＳ晶体管的漏极于集成电路的第一焊垫相连接；第二ＰＭＯＳ晶体管，第一ＰＭＯＳ晶体管的源极与第二ＰＭＯＳ晶体管的源极于第一输出节点相连接；以及第二ＮＭＯＳ晶体管，漏极与第二ＰＭＯＳ晶体管的漏极于集成电路的第二焊垫相连接，而且，第一ＮＭＯＳ晶体管的源极与第二ＮＭＯＳ晶体管的源极于第二输出节点相连接；其中，交流输入信号被施加在第一焊垫与第二焊垫之间，及第一输出节点与第二输出节点间产生直流输出信号，且第一输出节点的电压大于第二输出节点的电压。本发明专利技术不但节省外部桥式整流器的硬件成本，更缩小印刷电路板的空间。

【技术实现步骤摘要】

本专利技术有关于半导体装置，特别是有关于一种内建于一集成电路(integrated circuit, IC)中的桥式整流器(bridge rectifier)，整合IC内部焯 垫(pad)及外部桥式整流器。
技术介绍
一般而言，整流器除了可以拿来检测无线电信号之外，还大量的使用在 交流(alternating current, AC)至直流(direct current, DC)电信号的转换，特别 是AC电源到DC电源的转换。图1是一个设于IC外部的现有桥式整流器的架构示意图。参考图1, 一 般桥式整流器100设置于IC 120的外部，利用4个二极管D1、 D2、 D3、 D4，连接成一电桥的形式以提供全波整流(foll-waverectification)。桥式整流 器100的特色是无论施加于桥式整流器100输入端的电压(^相对于、J 极性是正或负，输出端的电压(VPX相对于GND)极性永远不变。例如^相 对于^2的电压极性为正时，二极管D1、D3导通，电流方向如路径La; ^ 相对于^2的电压极性为负时，二极管D2、 D4导通，电流方向如路径Lb。 从上述二个整流路径La、 Lb可以观察到，电流通过负载电路110的方向是 不变的。为了降低外部桥式整流器的硬件成本，因此提出本专利技术。
技术实现思路
有鉴于上述问题，本专利技术的目的之一是提供一种内建式桥式整流器，是 重新组态集成电路内部原本既有的静电放电防护电路而得，不但节省外部桥 式整流器的硬件成本，更縮小印刷电路板的空间，且不须在IC内额外再作电路。为达成上述目的，本专利技术内建式桥式整流器适用于一集成电路内，用以 接收一交流输入信号，以产生一直流输出信号，该桥式整流器包含 一第一 PMOS晶体管，栅极与源极间短路； 一第一 NMOS晶体管，栅极与源极间 短路，该第一NMOS晶体管的漏极与该第一 PMOS晶体管的漏极于该集成 电路的一第一焊垫相连接； 一第二PMOS晶体管，栅极与源极间短路，该第 一 PMOS晶体管的源极与该第二 PMOS晶体管的源极于一第一输出节点相 连接；以及， 一第二NMOS晶体管，栅极与源极间短路，该第二NMOS晶 体管的漏极与该第二 PMOS晶体管的漏极于该集成电路的一第二焊垫相连 接，而且，该第一NMOS晶体管的源极与该第二NMOS晶体管的源极于一 第二输出节点相连接；其中，该交流输入信号被施加在该第一焊垫与该第二 焊垫之间，及该第一输出节点与该第二输出节点间产生该直流输出信号，且 该第一输出节点的电压大于该第二输出节点的电压。兹配合下列图示、实施例的详细说明及申请专利范围，将上述及本专利技术 的其它目的与优点详述于后。附图说明图1是一个设于IC外部的现有桥式整流器的架构示意图。 图2显示一个位于IC内部且设于焊垫IO旁的现有静电放电防护电路。 图3显示本专利技术内建式桥式整流器第一实施例的架构示意图。 图4显示位于IC内部且设置于现有输出焊垫OUT旁的静电放电防护电 路及输出缓冲电路的示意图。图5显示本专利技术内建式桥式整流器第二实施例的架构示意图。 图6显示本专利技术内建式桥式整流器第三实施例的架构示意图。 图7显示本专利技术内建式桥式整流器第四实施例的架构示意图。 主要元件符号说明-100桥式整流器 110、 510负载电路300、 500、 600、 700内建式桥式整流器40ESD防护电路420输出缓冲电路601、 602、 701反相器Dl、 D2、 D3、 D4二极管Pi、 Pi2、 P22、 Pii、 P22 PMOS晶体管N,、 N12、 N22、 N21、 NnNMOS晶体管inl、 in2、 IN3、 IN4、 IO、 IOl焊垫102、 104、 OUT、 OUTl、 OUT2焊垫具体实施例方式图2显示一个位于IC内部及设于焊垫IO旁的现有静电放电防护电路 (ESD protection circuit)。 ESD防护电路是一般集成电路上专门用来做静电放 电防护之用，此ESD防护电路提供了ESD电流路径，以免ESD放电时，静 电电流流入IC内部电路而造成损伤。参考图2，从焊垫IO既有的ESD防护 电路可以看到，二个晶体管P!、 M的栅极和源极间短路，实质上等效于二 个串联的二极管。图3显示本专利技术内建式桥式整流器第一实施例的架构示意图。倘若进一 步，将二个相邻焊垫IOl、 102的ESD电路整合并连接如图3所示，晶体管 Pn相当于图1的二极管D晶体管P^相当于二极管D2，晶体管Nu相当 于二极管D4，晶体管N^相当于二极管D3，就形成一个内建式桥式整流器 300。因此，原本施加于桥式整流器100输入端的输入信号，可直接馈入IC， 并利用二个焊垫IOl、 102原本既有的ESD防护电路来做适当电路组态或连 接，即可形成一内建式桥式整流器300，进而得以舍弃外部元件，以节省硬整流器300整流出来的VDD 可直接或间接(例如降压为VDDL)作为电源，供IC使用。请注意，利用IC焊垫及其ESD防护电路作为本专利技术内建式桥式整流器 的应用，不会与一般输出/输入信号应用有冲突，原因如下。第一，当作桥式 整流器时，电压VDD不接电源，而是直接使用焊垫IOl、 K)2馈入的交流信 号或电源；而当作一般输出/输入信号应用时，电压VDD必须接电源。第二， 当作桥式整流器时，焊垫IOl的电压或焊垫I02的电压必须大于电压VDD， 才能导通二极管；而当作一般输出/输入信号应用时，焊垫101的电压及焊 垫I02的电压只能小于或等于电压VDD ，无法导通二极管。第三，当作桥 式整流器时，二输入端IOl、 102的电压极性必定互为反向；而当作一般输 出/输入信号应用时，焊垫IOl、 K)2的电压极性则取决于其应用，无一定的 必然性。因此，电路设计者可依集成电路的功能需求，来调整相关电路组态 以符合不同的应用。图4显示位于IC内部且设置于现有输出焊垫(output pad)OUT旁的静电 放电防护电路及输出缓冲电路(outputbuffer)的示意图。参考图4，位于IC内 部的现有输出焊垫OUT， 一般会耦接一 ESD防护电路410及一输出缓冲电 路420。输出缓冲电路420由控制信号Dx、Dy所控制，当Dx=VDD、Dy=GND 时，表示输出缓冲电路420被禁能，而此时，图4中剩下可运作的ESD防 护电路410就相当于是图2的电路。另一个例子是， 一个设有ESD防护电 路及输入缓冲电路(inputbuffer)的输入焊垫(inputpad)(图未示)，当其输入 缓冲电路同样被禁能时，所剩下可运作的ESD防护电路也相当于图2的电 路。图5显示本专利技术内建式桥式整流器第二实施例的架构示意图。参考图5， 将二个相邻输出焊垫OUTl、 OUT2原先个别设置的ESD电路及输出缓冲电 路重新组态或连接，就形成一个内建式桥式整流器500。其中，晶体管 、 N^的栅极于一节点DOl相连接，并耦接至输出焊垫OUT2;晶体管P22、N22的栅极于一节点D02相连接，并耦接至输出焊垫OUTl。以下详述本发 明内建式桥式整流器500的运作。桥式整流器500的二个输入端(即输出焊垫OUTl、 OUT2)接收一交流输 入信号，故输出焊垫OUTl的电压与输出焊垫OUT2的电压互为本文档来自技高网...

【技术保护点】
一种内建式桥式整流器，适用于一集成电路内，用以接收一交流输入信号，以产生一直流输出信号，其特征在于，所述内建式桥式整流器包含：　一第一ＰＭＯＳ晶体管，栅极与源极间短路；　一第一ＮＭＯＳ晶体管，栅极与源极间短路，所述第一ＮＭＯＳ晶 体管的漏极与所述第一ＰＭＯＳ晶体管的漏极于所述集成电路的一第一焊垫相连接；　一第二ＰＭＯＳ晶体管，栅极与源极间短路，所述第一ＰＭＯＳ晶体管的源极与所述第二ＰＭＯＳ晶体管的源极于一第一输出节点相连接；以及　一第二ＮＭＯＳ晶体管，栅 极与源极间短路，所述第二ＮＭＯＳ晶体管的漏极与所述第二ＰＭＯＳ晶体管的漏极于所述集成电路的一第二焊垫相连接，而且，所述第一ＮＭＯＳ晶体管的源极与所述第二ＮＭＯＳ晶体管的源极于一第二输出节点相连接；　其中，所述交流输入信号被施加在所述第 一焊垫与所述第二焊垫之间，及所述第一输出节点与所述第二输出节点间产生所述直流输出信号，且所述第一输出节点的电压大于所述第二输出节点的电压。

【技术特征摘要】
1.一种内建式桥式整流器，适用于一集成电路内，用以接收一交流输入信号，以产生一直流输出信号，其特征在于，所述内建式桥式整流器包含一第一PMOS晶体管，栅极与源极间短路；一第一NMOS晶体管，栅极与源极间短路，所述第一NMOS晶体管的漏极与所述第一PMOS晶体管的漏极于所述集成电路的一第一焊垫相连接；一第二PMOS晶体管，栅极与源极间短路，所述第一PMOS晶体管的源极与所述第二PMOS晶体管的源极于一第一输出节点相连接；以及一第二NMOS晶体管，栅极与源极间短路，所述第二NMOS晶体管的漏极与所述第二PMOS晶体管的漏极于所述集成电路的一第二焊垫相连接，而且，所述第一NMOS晶体管的源极与所述第二NMOS晶体管的源极于一第二输出节点相连接；其中，所述交流输入信号被施加在所述第一焊垫与所述第二焊垫之间，及所述第一输出节点与所述第二输出节点间产生所述直流输出信号，且所述第一输出节点的电压大于所述第二输出节点的电压。2. 如权利要求1所述的内建式桥式整流器，其特征在于，当所述第一焊 垫为一输入焊垫时，与所述第一焊垫连接的一输入缓冲器被禁能。3. 如权利要求1所述的内建式桥式整流器，其特征在于，当所述第一焊 垫为一输入焊垫时，与所述第一焊垫连接的一第一输入缓冲器的输出，用以 解调所述交流输入信号。4. 如权利要求1所述的内建式桥式整流器，其特征在于，当所述第一焊 垫为一输出焊垫时，与所述第一焊垫连接的一第一输出缓冲器被禁能。5. 如权利要求1所述的内建式桥式整流器，其特征在于，当所述第二焊 垫为一输入焊垫时，与所述第二焊垫连接的一第二输入缓冲器被禁能。6. 权利要求1所述的内建式桥式整流器，其特征在于，当所述第二焊垫为一输入焊垫时，与所述第二焊垫连接的一第二输入缓沖器—的-输'出，用以解 调所述交流输入信号。7. 如权利要求1所述的内建式桥式整流器，其特征在于，当所述第二焊 垫为一输出焊垫时，与所述第二焊垫连接的一第二输出缓冲器被禁能。8. 如权利要求l所述的内建式桥式整流器，其...

【专利技术属性】
技术研发人员：吴伯豪，
申请(专利权)人：义隆电子股份有限公司，
类型：发明
国别省市：71[中国|台湾]