半导体存储装置及半导体存储装置的制造方法制造方法及图纸

技术编号:41823195 阅读:20 留言:0更新日期:2024-06-24 20:37
实施方式提供一种能确保光刻的修正容限并减少尺寸转换差的半导体存储装置及半导体存储装置的制造方法。实施方式的半导体存储装置的阶梯部具有以多个板状部分割的区域,且在第2方向上依序相邻的第1到第3区域,在沿第2方向的剖面观察的情况下,第1到第3区域各自具有在第2方向排列并具有不同高度位置的多个平台面,第1及第2区域中,多个平台面的高度位置的配置相对于多个板状部中分割第1及第2区域的板状部线对称,第2及第3区域中,多个平台面的高度位置的配置相对于多个板状部中分割第2及第3区域的板状部非线对称。

【技术实现步骤摘要】

本专利技术的实施方式涉及一种半导体存储装置及半导体存储装置的制造方法


技术介绍

1、3维非易失性存储器中,例如将积层着多个导电层的积层体的一部分加工成阶梯状,将各个导电层拉出到上层布线。采取这种阶梯状构造的阶梯部通过光刻及蚀刻而形成。此时,为了抑制尺寸转换差而以光刻进行修正。然而,随着导电层的积层数的增加,逐渐达到光刻的修正极限。


技术实现思路

1、本专利技术要解决的问题在于提供一种能确保光刻的修正容限并减少尺寸转换差的半导体存储装置及半导体存储装置的制造方法。

2、实施方式的半导体存储装置具备:积层体,将多个导电层及多个绝缘层逐层交替积层;阶梯部,将所述多个导电层加工成阶梯状;及多个板状部,在所述积层体的积层方向及与所述积层方向交叉的第1方向上在所述积层体内延伸,且在与所述积层方向及所述第1方向交叉的第2方向上,将所述积层体及所述积层体的所述阶梯部分割;且所述阶梯部具有以所述多个板状部分割的区域,且在所述第2方向上依序相邻的第1到第3区域,在沿所述第2方向的剖面观察的情况下,所述第1到第3区域本文档来自技高网...

【技术保护点】

1.一种半导体存储装置,具备:

2.根据权利要求1所述的半导体存储装置,其中

3.根据权利要求2所述的半导体存储装置,其中

4.根据权利要求3所述的半导体存储装置,还具有:

5.根据权利要求3所述的半导体存储装置,其中

6.根据权利要求3所述的半导体存储装置,其中

7.根据权利要求3所述的半导体存储装置,还具有:

8.根据权利要求3所述的半导体存储装置,其中

9.根据权利要求3所述的半导体存储装置,其中

10.一种半导体存储装置的制造方法,其中

11.根据权利要求10所...

【技术特征摘要】

1.一种半导体存储装置,具备:

2.根据权利要求1所述的半导体存储装置,其中

3.根据权利要求2所述的半导体存储装置,其中

4.根据权利要求3所述的半导体存储装置,还具有:

5.根据权利要求3所述的半导体存储装置,其中

6.根据权利要求3所述的半导体存储装置,其中

7.根据权利要求3所述的半导体存储装置,还具有:

8.根据权利要求3所述的半导体存储装置,其中

9.根据权利要求3所述的半导体存储装置,其中

10.一种半导体存储装置的制造方法,其中

11.根据权利要求10所述的半导体存储装置的制造方法,其中

<...

【专利技术属性】
技术研发人员:池山拓斗
申请(专利权)人:铠侠股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1