一种电阻性超导异步双线逻辑与门电路制造技术

本实用新型专利技术涉及一种电阻性超导异步双线逻辑与门电路。目前已有的超导异步双线电路的逻辑门结构具有使用约瑟夫森结的数量过多和布线困难的缺陷。本实用新型专利技术包括四个约瑟夫森量子干涉器和一个扼流电阻，第一约瑟夫森量子干涉器和第二约瑟夫森量子干涉器均由四个约瑟夫森结和二个连接电感组成，第三约瑟夫森量子干涉器和第四约瑟夫森量子干涉器均由三个约瑟夫森结和一个连接电感组成。本实用新型专利技术提出的逻辑与门结构，利用电阻消耗掉逻辑门触发后残留在门电路中的环路电流，而使得所需的约瑟夫森结的数量大大减小。本实用新型专利技术很好的兼顾了布线的方便性，顺序结构的电路布局比已有技术更容易应用在大规模超导集成电路中。（*该技术在2019年保护过期，可自由使用*）

A resistive superconductive asynchronous bilinear logic gate circuit

The utility model relates to a resistive superconductive asynchronous bilinear logic gate circuit. At present, the logic gates of superconducting asynchronous two-wire circuits have the defects of excessive number of Joseph junctions and difficult routing. The utility model comprises four Joseph Sen quantum interference device and a choke resistance, the first Joseph Sen and Joseph second quantum interference device Sen quantum interference device comprises four Joseph junction and two connecting inductor, third Joseph and Joseph fourth quantum interference device Sen Sen quantum interference device comprises three Sen Joseph node and a connecting inductor. The logic and gate structure of the utility model utilizes the resistance to consume the loop current remaining in the gate circuit after the logic gate is triggered, so that the number of the required Joseph knots is greatly reduced. The utility model has good attention to the convenience of the wiring, and the circuit layout of the sequential structure is easier to apply in the large-scale superconducting integrated circuit than the prior art.

【技术实现步骤摘要】

本技术属于超导数字电路
，涉及一种用于超导RSFQ(快速单磁通量 子)数字集成电路中的电阻性异步双线(Dual-Rail)逻辑与门电路结构。
技术介绍
里哈耶夫(K. K. Likharev)、马哈诺夫(0. A. Mukhanov)和赛门诺夫(V. K. Semenov) 在1985年提出了基于约瑟夫森结的逻辑电路技术，即超导快速单磁通量子(Rapid Single Flux Quantum)技术。 约瑟夫森结是由两个超导体间的弱连接(通常为隧道结)组成的。这种结可以在 皮秒量级的时间间隔上在超导态和一般态之间转换。在转换过程中会在结间产生伴随单磁 通量子的电压脉冲。快速单磁通量子数字电路技术就是用单磁通量子电压脉冲来表示数字 信息。 传统的方式如图1(a)所示，在电路中时钟线的两个电压脉冲间隙之间，信号线 上如果有电压脉冲输入，则表示信号1，如果没有，则表示信号0。这种同步方式的电 路对于输入延迟特别敏感，对于时钟频率上百GHz的超导集成电路尤其如此。昌平前泽 (M. Maezawa)等人在1996年提出了双线结构的快速单磁通量子数字电路技术，如图1 (b)所 示，双线结构由两个信号线(分别表示信号1和信号0)组成，不需要单独的时钟信号。 双线结构解决了传统快速单磁通量子数字电路的时钟同步困难、对时钟抖动和偏移等敏感 问题。但其对于现有的约瑟夫森结超导电路制作工艺来说，又有着结数过多和布线困难的 问题。因此需要一种对于延迟不敏感，而又具有较少结数和布线容易的电路。
技术实现思路
本技术的主要目的是在于提供一种可用于超导快速单磁通量子双线结构的与门电路，减少其使用的约瑟夫森结的数量并且使布线更加简单方便。 本技术的解决技术问题的具体方案是 第一连接电感L1的一端为第一输入端，第一连接电感Ll的另一端、第二连接电感 L2的一端与第一约瑟夫森结Jl的一端连接，第一约瑟夫森结Jl的另一端接地；第二连接 电感L2的另一端、第三连接电感L3的一端与第一电流源II的输出端连接，第一电流源II 的接地端接地；第三连接电感L3的另一端、第一磁通保存电感L18的一端与第二约瑟夫森 结J2的一端连接，第二约瑟夫森结J2的另一端接地；第一磁通保存电感L18的另一端与第 三约瑟夫森结J3的一端连接； 第四连接电感L4的一端为第二输入端，第四连接电感L4的另一端、第五连接电感 L5的一端与第四约瑟夫森结J4的一端连接，第四约瑟夫森结J4的另一端接地；第五连接 电感L5的另一端、第六连接电感L6的一端与第二电流源12的输出端连接，第二电流源12 的接地端接地；第六连接电感L6的另一端、第二磁通保存电感L19的一端与第五约瑟夫森 结J5的一端连接，第五约瑟夫森结J5的另一端接地；第二磁通保存电感L19的另一端与第六约瑟夫森结J6的一端连接； 第三约瑟夫森结J3的另一端、第六约瑟夫森结J6的另一端、第三电流源13的输 出端、第七约瑟夫森结J7的一端与第七连接电感L7的一端连接；第七约瑟夫森结J7的另 一端与第十五连接电感L15的一端连接，第三电流源13的接地端接地，第七连接电感L7的 另一端与扼流电阻R的一端连接，扼流电阻R的另一端、第四电流源I4的输出端、第八连接 电感L8的一端与第八约瑟夫森结J8的一端连接，第四电流源14的接地端接地，第八约瑟 夫森结J8的另一端接地，第八连接电感L8的另一端为第一输出端； 第九连接电感L9的一端为第三输入端，第九连接电感L9的另一端、第十连接电感 L10的一端与第九约瑟夫森结J9的一端连接，第九约瑟夫森结J9的另一端接地；第十连接 电感L10的另一端、第五电流源15的输出端与第十一连接电感Lll的一端连接，第五电流 源15的接地端接地，第十一连接电感Lll的另一端、第三磁通保存电感L20的一端与第十 约瑟夫森结J10的一端连接，第十约瑟夫森结J10的另一端接地；第三磁通保存电感L20的 另一端与第十一约瑟夫森结Jll的一端连接； 第十二连接电感L12的一端为第四输入端，第十二连接电感L12的另一端、第十三 连接电感L13的一端与第十二约瑟夫森结J12的一端连接，第十二约瑟夫森结J12的另一 端接地；第十三连接电感L13的另一端、第十四连接电感L14的一端与第六电流源16的输 出端连接，第六电流源16的接地端接地；第十四连接电感L14的另一端、第四磁通保存电感 L21的一端与第十三约瑟夫森结J13的一端连接，第十三约瑟夫森结J13的另一端接地，第 四磁通保存电感L21的另一端与第十四约瑟夫森结J14的一端连接； 第十一约瑟夫森结Jll的另一端、第十四约瑟夫森结J14的另一端、第十五约瑟 夫森结J15的一端、第七电流源17的输出端、第十五连接电感L15的另一端与第十六连接 电感L16的一端连接；第七电流源17的接地端接地，第十五约瑟夫森结的另一端接地；第 十六连接电感L16的另一端、第八电流源18的输出端、第十七连接电感L17的一端与第 十六约瑟夫森结J16的一端连接，第八电流源18的接地端接地，第十六约瑟夫森结的另一 端接地，第十七连接电感L17的另一端为第二输出端。 本技术相比已有技术的与门电路所需约瑟夫森结的数量更少，信号传输的时 间延迟更小。本技术电路采取的顺序结构使得布线更加简单方便。附图说明图1(a)、图l(b)为约瑟夫森逻辑电路同步和双线定时方式图； 图2为本技术电路具体实施方式以下结合附图对本技术作进一步的说明。 如图2所示，第一连接电感Ll的一端为第一输入端Al，第一连接电感Ll的另一 端、第二连接电感L2的一端与第一约瑟夫森结Jl的一端连接，第一约瑟夫森结Jl的另一 端接地；第二连接电感L2的另一端、第三连接电感L3的一端与第一电流源II的输出端连 接，第一电流源II的接地端接地；第三连接电感L3的另一端、第一磁通保存电感L18的一 端与第二约瑟夫森结J2的一端连接，第二约瑟夫森结J2的另一端接地；第一磁通保存电感L18的另一端与第三约瑟夫森结J3的一端连接； 第四连接电感L4的一端为第二输入端B1，第四连接电感L4的另一端、第五连接电 感L5的一端与第四约瑟夫森结J4的一端连接，第四约瑟夫森结J4的另一端接地；第五连 接电感L5的另一端、第六连接电感L6的一端与第二电流源12的输出端连接，第二电流源 12的接地端接地；第六连接电感L6的另一端、第二磁通保存电感L19的一端与第五约瑟夫 森结J5的一端连接，第五约瑟夫森结J5的另一端接地；第二磁通保存电感L19的另一端与 第六约瑟夫森结J6的一端连接； 第三约瑟夫森结J3的另一端、第六约瑟夫森结J6的另一端、第三电流源13的输 出端、第七约瑟夫森结J7的一端与第七连接电感L7的一端连接，第七约瑟夫森结J7的另 一端与第十五连接电感L15的一端连接，第三电流源13的接地端接地，第七连接电感L7的 另一端与扼流电阻R的一端连接，扼流电阻R的另一端、第四电流源I4的输出端、第八连接 电感L8的一端与第八约瑟夫森结J8的一端连接，第四电流源14的接地端接地，第八约瑟 夫森结J8的另一端接地，第八连接电感L8的另一端为第一输出端AB。 第九连接电感L9的一端为第三输入端A0，第九连接电感L本文档来自技高网...

【技术保护点】
一种电阻性超导异步双线逻辑与门电路，其特征在于：第一连接电感Ｌ１的一端为第一输入端，第一连接电感Ｌ１的另一端、第二连接电感Ｌ２的一端与第一约瑟夫森结Ｊ１的一端连接，第一约瑟夫森结Ｊ１的另一端接地；第二连接电感Ｌ２的另一端、第三连接电感Ｌ３的一端与第一电流源Ｉ１的输出端连接，第一电流源Ｉ１的接地端接地；第三连接电感Ｌ３的另一端、第一磁通保存电感Ｌ１８的一端与第二约瑟夫森结Ｊ２的一端连接，第二约瑟夫森结Ｊ２的另一端接地；第一磁通保存电感Ｌ１８的另一端与第三约瑟夫森结Ｊ３的一端连接十五约瑟夫森结Ｊ１５的一端、第七电流源Ｉ７的输出端、第十五连接电感Ｌ１５的另一端与第十六连接电感Ｌ１６的一端连接；第七电流源Ｉ７的接地端接地，第十五约瑟夫森结的另一端接地；第十六连接电感Ｌ１６的另一端、第八电流源Ｉ８的输出端、第十七连接电感Ｌ１７的一端与第十六约瑟夫森结Ｊ１６的一端连接，第八电流源Ｉ８的接地端接地，第十六约瑟夫森结的另一端接地，第十七连接电感Ｌ１７的另一端为第二输出端。；　　第四连接电感Ｌ４的一端为第二输入端，第四连接电感Ｌ４的另一端、第五连接电感Ｌ５的一端与第四约瑟夫森结Ｊ４的一端连接，第四约瑟夫森结Ｊ４的另一端接地；第五连接电感Ｌ５的另一端、第六连接电感Ｌ６的一端与第二电流源Ｉ２的输出端连接，第二电流源Ｉ２的接地端接地；第六连接电感Ｌ６的另一端、第二磁通保存电感Ｌ１９的一端与第五约瑟夫森结Ｊ５的一端连接，第五约瑟夫森结Ｊ５的另一端接地；第二磁通保存电感Ｌ１９的另一端与第六约瑟夫森结Ｊ６的一端连接；　　第三约瑟夫森结Ｊ３的另一端、第六约瑟夫森结Ｊ６的另一端、第三电流源Ｉ３的输出端、第七约瑟夫森结Ｊ７的一端与第七连接电感Ｌ７的一端连接；第七约瑟夫森结Ｊ７的另一端与第十五连接电感Ｌ１５的一端连接，第三电流源Ｉ３的接地端接地，第七连接电感Ｌ７的另一端与扼流电阻Ｒ的一端连接，扼流电阻Ｒ的另一端、第四电流源Ｉ４的输出端、第八连接电感Ｌ８的一端与第八约瑟夫森结Ｊ８的一端连接，第四电流源Ｉ４的接地端接地，第八约瑟夫森结Ｊ８的另一端接地，第八连接电感Ｌ８的另一端为第一输出端；　　第九连接电感Ｌ９的一端为第三输入端，第九连接电感Ｌ９的另一端、第十连接电感Ｌ１０的一端与第九约瑟夫森结Ｊ９的一端连接，第九约瑟夫森结Ｊ９的另一端接地；第十连接电感Ｌ１０的另一端、第五电流源Ｉ５的输出端与第十一连接电感Ｌ１１的一端连接，第五电流源Ｉ５的接地端接地，第...

【技术特征摘要】
一种电阻性超导异步双线逻辑与门电路，其特征在于第一连接电感L1的一端为第一输入端，第一连接电感L1的另一端、第二连接电感L2的一端与第一约瑟夫森结J1的一端连接，第一约瑟夫森结J1的另一端接地；第二连接电感L2的另一端、第三连接电感L3的一端与第一电流源I1的输出端连接，第一电流源I1的接地端接地；第三连接电感L3的另一端、第一磁通保存电感L18的一端与第二约瑟夫森结J2的一端连接，第二约瑟夫森结J2的另一端接地；第一磁通保存电感L18的另一端与第三约瑟夫森结J3的一端连接；第四连接电感L4的一端为第二输入端，第四连接电感L4的另一端、第五连接电感L5的一端与第四约瑟夫森结J4的一端连接，第四约瑟夫森结J4的另一端接地；第五连接电感L5的另一端、第六连接电感L6的一端与第二电流源I2的输出端连接，第二电流源I2的接地端接地；第六连接电感L6的另一端、第二磁通保存电感L19的一端与第五约瑟夫森结J5的一端连接，第五约瑟夫森结J5的另一端接地；第二磁通保存电感L19的另一端与第六约瑟夫森结J6的一端连接；第三约瑟夫森结J3的另一端、第六约瑟夫森结J6的另一端、第三电流源I3的输出端、第七约瑟夫森结J7的一端与第七连接电感L7的一端连接；第七约瑟夫森结J7的另一端与第十五连接电感L15的一端连接，第三电流源I3的接地端接地，第七连接电感L7的另一端与扼流电阻R的一端连接，扼流电阻R的另一端、第四电流源I4的输出端、第八连接电感L8的一端与第八约瑟夫森结J8的一端连接，第四电流源I4的接地端接地，第八约瑟夫森结J8的另一端接地，第八连接电感L8的另一端为第一输出端；第...

【专利技术属性】
技术研发人员：官伯然，王磊，方志华，张忠海，吴爱婷，
申请(专利权)人：杭州电子科技大学，
类型：实用新型
国别省市：86[中国|杭州]