基于编程逻辑器件的色差选别机信号处理装置制造方法及图纸

本实用新型专利技术公开了一种基于编程逻辑器件的色差选别机信号处理装置，其前置放大电路将光电传感器输出的微弱光电信号放大形成色差信号；比较电路将色差信号与上位机ＤＡＣ转换器输出的设定电压进行比较后输出一逻辑脉冲信号；可编程逻辑处理电路将对输入的逻辑脉冲信号进行脉冲延时和宽度控制，形成实际的喷气脉冲，输出至喷阀驱动器放大后驱动喷阀。较之常规的ＤＳＰ，其处理速度更快，真正实现对每个米道信号的并行同步处理，对提升色差选别机的性能和提高色差选别机的性价比具有重要的意义。（*该技术在2019年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种基于编程逻辑器件的色差选别机信号处理装置。
技术介绍
色差选别机(color sorting machine)是一种从运动的颗粒流中将杂质进行识别和喷除的光机电一体化的高科技设备。而色差信号处理装置则是色差选别机的关键器件。粮食颗粒从几十个甚至上百个溜槽顺势滑下，途经光电传感器，光电传感器利用粮食颗粒的光学特性，将颜色不正常、表面有缺陷或内部变质的疵品及杂物识别出，并将信号送至信号处理装置延时到不良品下落至喷阀位置时，由喷阀驱动电路驱动喷阀自动将其喷除。目前，国内外色差选别机的信号处理装置，一般都是采用DSP数字信号处理芯片来实现的。但是，由于粮食颗粒的流量块、溜槽多，疵品出现的时间又是随机的，并且还要记录从发现疵品到执行喷除的时间，故实时性要求极高。由于DSP所采用的是程序循环扫描的方式来检测色差信号，因此，即使采用高性能的DSP芯片也有捉襟见肘之感。在这种情况下，为了节省成本，虽可降低对每个颗粒的信号检测时间分辨率，但漏检的可能性也随之增加，从而限制了色差选别机性能向高端发展。
技术实现思路
本技术的目的在于提供一种基于编程逻辑器件的色差选别机信号处理装置，它既具有硬件的处理速度，在同等条件下价格又相对便宜。 其技术方案是一种基于编程逻辑器件的色差选别机信号处理装置，其特征在于前置放大电路将光电传感器输出的微弱光电信号放大形成色差信号；比较电路将色差信号与上位机DAC转换器输出的设定电压进行比较后输出逻辑脉冲信号；可编程逻辑处理电路将对输入的逻辑脉冲信号进行脉冲延时和宽度控制，形成实际的喷气脉冲，输出至喷阀驱动器放大后驱动喷阀。 可编程逻辑处理电路的内部电路由输入模块、存储模块、延迟模块、串行通讯模块、比较模块和输出模块组成；其中输入模块、延迟模块、串行通讯模块、比较模块和输出模块固化在可编程逻辑芯片内，存储模块是可编程逻辑芯片自带的存储器。 与现有技术相比，其技术效果是由于采用可编程逻辑器件来实现对色差选别机的信号处理，并将输入模块、延迟模块、串行通讯模块、比较模块和输出模块固化在PLD芯片内，故在一定程度上简化了电路，实现了电路的匹配；同时，可编程逻辑电路实际上是一个硬件电路，其既具有硬件的处理速度，又可独立地按米道设置处理模块，真正实现每个米道信号的并行同步处理，处理速度较之常规的DSP更快，因此，更适于色差选别机信号处理的特点；另外，其对提升色差选别机的性能和提高色差选别机的性价比具有重要的意义。附图说明图1是本技术的电原理图； 图2是可编程逻辑电路的内部信号处理模块逻辑结构图。具体实施方式如图1所示，分别设置于每路米道前侧光电传感器qcl-n(n表示米道的路数)和 后侧光电传感器hc-n，将检测到的反映物料颜色深浅的微弱光电信号，分别输送到前置放 大电路qf进行放大，形成色差信号，即米道前侧信号Pfl-n和米道后侧信号Prl-n。 在比较电路BJ中，色差信号与Vcmp电压进行比较。Vcmp由上位机DAC转换器设 定，用于将色差信号中的不良品信号与良品信号区别开。当色差信号超过它时，表示出现 不良品，比较器输出高电平；反之，则表示物料为良品，比较器输出低电平。随着物料的不 断流过，前后侧比较器的输出为一系列脉冲，相或后，为一逻辑脉冲信号Pl(t)-Pn(t)。 P1 (t) -Pn (t)为高电平表示出现不良品，如为低电平则表示良品。 可编程逻辑处理电路PLD采用的是Altera公司的EPM7064SLC44-10芯片。其内 部电路由输入模块in、存储模块LPM FIF0、延迟模块delay、串行通讯模块RS232、比较模块 cmpout和输出模块out组成(见图2)。其中输入模块、延迟模块、串行通讯模块、比较模块 和输出模块固化在该可编程逻辑芯片内。存储模块是该可编程逻辑芯片自带的存储器。PLD 的Input脚为一路逻辑脉冲信号Pn(t)D的输入脚。Rsinput是PLD的串行输入端，它可以 接收来自上位机的参数控制信号，主要是设置喷气延时tdse和喷气时间tpset，即喷气的 脉冲宽度。Clk、delclk、clkl为PLD的时钟输入端，由外部的晶振和分频电路提供。PLD的 out脚即为处理后的脉冲Sn(t)的输出脚。 输入模块一方面把输入的脉宽时间转化为二进制数值，当时钟信号为是上升沿 时，读取以下输入脉冲，当输入脉冲为1时，计数变量count加l，直到脉冲信号为零，count 不再加1 ;另一方面，当输入脉冲为下降沿时，使得写使能WR为l，它将使能存储器，把转化 完的数据读入存储模器。本设计中，按性能指标要求，数据为8位输出。 存储模块FIFO是先进先出堆栈，作为数据缓冲器，通常其数据存放结构与RAM是 完全一致的，只是采取的方式有所不同。FIFO存储器实际上是一个环形数据结构，由内部 RP和WP(读写指针)分别指示数据写和读的对应单元。RD为读使能，当RD为1且empty 为0时，把存储器的数据读出(输出)。wr为写使能，当wr为1、 full为0时，可以把数据 写入。 延迟模块是实现对输入脉冲信号的延迟。延迟的时间取决由RS-232d的输入。实 际上，它内部由240个D触发器串联组成，移位时钟为0. lms(对应性能指标中的时间分辨 率)，构成移位寄存器，它的功能也就是定时器的效果，最长延时24.0ms。通过串行通讯模 块的输出CNID[7…0]确定其具体的延时时间，即由几个D触发器串联后输出至out。 延迟模块用来比较输入脉冲的宽度与基准宽度的大小。该模块相当于二进制数据 比较器。其中基准值由上位机通过串口设定(锁存于端口CMPD[7…0]上)。而被比较的值 由存储器提供(锁存于端口 q[]。它的工作过程如下当EN = 1时，CMPD[7…0]把与q[] 比较，如果前者>后者，则输出前者；反之则输出后者。当EN二O时，输出不变，为原来的输 出值。 输出模块负责把比较模块的脉宽转化成最终的脉宽输出。该模块实际上是一个定 时计数器。其工作过程如下首先把输入的数据脉宽送给计数器，当判断EN的下降沿时，计4数器的数据按0. lms的时钟减1，同时输出OUT为l，直到计数器减为O，停止计数并把输出 OUT置为O，即为所要求的结果。 可编程逻辑处理电路输出的实际喷气脉冲Sl(t)-Sn(t)，经过喷阀驱动器qdq放 大后驱动喷阀PF发出高压气流，将不良品吹除。本文档来自技高网...

【技术保护点】
一种基于编程逻辑器件的色差选别机信号处理装置，其特征在于：前置放大电路将光电传感器输出的微弱光电信号放大形成色差信号；比较电路将色差信号与上位机ＤＡＣ转换器输出的设定电压进行比较后输出一逻辑脉冲信号；可编程逻辑处理电路将对输入的逻辑脉冲信号进行脉冲延时和宽度控制，形成实际的喷气脉冲，输出至喷阀驱动器放大后驱动喷阀。

【技术特征摘要】
一种基于编程逻辑器件的色差选别机信号处理装置，其特征在于前置放大电路将光电传感器输出的微弱光电信号放大形成色差信号；比较电路将色差信号与上位机DAC转换器输出的设定电压进行比较后输出一逻辑脉冲信号；可编程逻辑处理电路将对输入的逻辑脉冲信号进行脉冲延时和宽度控制，形成实际的喷气脉冲，输出至...

【专利技术属性】
技术研发人员：郑力新，
申请(专利权)人：安徽捷迅光电技术有限公司，
类型：实用新型
国别省市：34[中国|安徽]