一种输出电流标幺值加权平均的逆变器并联均流方法技术

本发明专利技术属于逆变器并联控制技术领域，涉及一种输出电流标幺值加权平均的逆变器并联均流方法。各逆变器模块用其脉冲信号的宽度来表示输出电流的标幺值，即该模块输出电流占其额定电流的百分比，通过对各脉冲宽度信号加权表决的方式得到各模块输出电流标幺值的平均值，各模块根据该平均值转换成电流值调节各自输出电流大小，最终达到各模块的输出电流标幺值在允许的误差范围内相等，实现并联逆变器均流控制。该方法适用于多个逆变器模块并联均流控制，尤其适用于多个功率不全相等逆变器模块并联均流控制。本发明专利技术的均流控制方法能够显著提高均流控制精度，同时保证各逆变器模块根据自身的额定值承担相应的输出电流。

【技术实现步骤摘要】

本专利技术为，属于逆变器并联控制技 术领域。
技术介绍
现代科技的迅猛发展对供电系统的容量、性能和可靠性的要求越来越髙，推动着电力电 子技术研究的不断深入和广泛。模块化电源的并联可以增大系统容量，同时多个逆变器模块 并联工作可以提高系统的灵活性和冗余度。实现多个逆变器模块并联工作的关键是保证并联 系统中各个逆变器的输出电流同频率、同相位，同时额定功率相等的各模块输出电流保持一 致，即实现均流。逆变器并联方案分为有互联线和无互联线两种。无互联线方案目前难以大规模产业化； 有互联线并联逆变器的均流方法之一是采用电流比较的方法。每一个逆变器将各自的输出电 流与均流总线信号比较，得出偏差电流，据此调节控制信号实现均流控制，但系统的控制精 度不高。这就有必要对现有的均流方法进行改进。
技术实现思路
本专利技术为。该方法适用于多个逆变器 并联均流控制，尤其适用于多个功率不全相等模块逆变器并联均流控制。本专利技术用一种脉冲宽 度加权表决的方式来实现逆变器并联均流控制，该控制方法能有效改善模拟信号的不精确问 题，提高均流控制精度，同时可以保证各逆变器模块根据自身的额定值承担相应的输出电流。逆变器并联系统由第一模块、第二模块、第三模块........第n模块并联组成，本专利技术的各逆变器模块在给定时刻同时向互联线发送脉冲信号，其脉宽表示输出电流的标幺值，即 该模块输出电流占其额定电流的百分比。具体表示方法如图l所示，T为基准正弦波的周期 时间，定义系数0(0<0<1)、 a(0<c^CT)、 yff(CT</ <l),各模块在aT时刻开始发送高电平脉 冲信号，取(--a)T的时间宽度来表示模块输出电流占其额定电流的100%,若某模块输出电 流占其额定电流的百分比为/。，则该模块发送的脉冲信号的宽度为(yS-将各模块的 脉冲宽度信号以功率作为权值基准进行加权运算从而获得公共脉冲宽度信号，系统通过互联 线将公共脉冲宽度信号传输给各模块，各模块接收到公共脉冲宽度信号后根据其脉宽转换成 各自的输出电流值进行输出电流调节。加权表决的电路参考《一种功率加权的逆变器并联相 位同步控制方法》(专利申请号200910033279.2),给定时刻所有模块的脉冲信号达到上升 沿后均为高电平，其脉宽分别表示各模块输出电流的标幺值，因此所有脉冲信号经过相应时 间后会各自到达下降沿而变为低电平，该下降沿时刻就可代表模块输出电流的标幺值，对脉宽信号的加权表决实际上可以用对该下降沿加权表决来代替。当所有脉冲宽度信号的权值之 和(以下称为权值和)为非偶数时，处于低电平的脉冲宽度信号的权值和大于所有脉冲宽度信 号的权值和的一半时得到公共脉冲宽度信号为低电平，当所有脉冲宽度信号的权值和为偶数 并出现一些模块的功率之和恰为总功率的一半时，在硬件均流电路中加入假模块信号权值为 1的假模块电路，令此假模块信号始终为低电平，当包括假模块信号和各路脉冲宽度信号的 信号中同时处于低电平的信号权值和大于所有信号权值和一半时得到公共脉冲宽度信号为低 电平，即处于低电平的脉冲宽度信号的权值和大于或等于所有脉冲宽度信号的权值和的 一半 时得到公共脉冲宽度信号为低电平。第一个周期通过加权表决所得公共脉冲信号的宽度未必恰好是总电流所占总额定电流的 百分比，但是该脉宽可以表示总电流所占总额定电流的百分比。并且经过若干周期后该脉宽 收敛，恰好就是总电流所占总额定电流的百分比假设初始时刻各模块脉冲信号的宽度不完全相等(若脉宽完全相等，则系统已经达到稳定状态)，分别为『1()、『20、『30........ ,n0(『H^『2^『3(^……《『no),则此时所有信号的最大脉宽差为」『0=『 0-『10;第一周期中经过 加权平均所得的公共脉冲信号的宽度为『。i,则必有『。P『K)或『。N『nO，各模块根据『cl 转换成各自的输出电流值进行输出电流调节从而使自身脉冲信号的宽度接近『Ql，第一周期结東后各模块脉冲信号的宽度变为『u、『21、『31........『nl (『n《『2-『3^......《『nl),则必有『 >『|()或『n<『n0，此时所有信号的最大脉宽差为J『产『n厂『U，根据以上结论可得」『r^l『o;同理可证，第二周期结東后各模块脉冲信号的宽度变为『12、『22、『32........Wn2 (『1^『22^『322……S『n2),则必有WP『U或『n2<『nl，此时所有信号的最大脉宽差为 」ff2=『n2-M2^1『^」『o;以此类推可得争一个周期结東后所有模块脉冲信号的最大脉宽差小 于前一个周期所有模块脉冲信号的最大脉宽差，即^f,」『H,所有模块脉冲信号的最大脉 宽差将越来越小，最终达到」『^0,即经过X个周期后所有模块脉冲信号的宽度均相等，各 模块输出电流占其额定电流的百分比完全相同，即标幺值相同，各模块的输出电流达到稳定 值，并联系统完成了均流过程。在满足上述条件下，该控制方法的运用能够取得良好的均流效果，提高了并联系统负载 分配的合理性并且大大提高了控制精度。附图说明图1为本专利技术用脉宽表示模块输出电流占其额定电流百分比的具体方法图2为本专利技术的并联逆变器系统的硬件均流电路图图3为具体实施例之一的均流原理图图4为具体实施例之一的均流电路图图5为具体实施例之二的均流原理图图6为具体实施例之二的均流电路图图7为具体实施例之三的均流原理图图8为具体实施例之三的均流电路图图9为本专利技术的单片机均流原理图具体实施方案图2所示为本专利技术的并联逆变器系统的硬件均流电路图，逆变器并联系统由第一模块、第二模块、第三模块........第n模块并联组成，系统通过互联线BUS将公共脉冲宽度信号PULSE传输给各模块，各模块接收到公共脉冲宽度信号后进行相应的调节。硬件均流电路由 n个信号检测电路即第一信号检测电路1至第n信号检测电路n、假模块电路A、电源F^、比较器组成，其中第一信号检测电路l由第一光耦、第一上拉电阻及u、第一下拉电阻及12组 成，第二信号检测电路2由第二光耦、第二上拉电阻/ 21、第二下拉电阻i 22组成，第三信号 检测电路3由第三光耦、第三上拉电阻/ 31、第三下拉电阻及32组成，直至第n信号检测电路 n由第n光耦、第n上拉电阻i 。,、第n下拉电阻i ^组成，假模块电路A由第一三极管^ 、 第二三极管込、第一假模块电阻/ 。,、第二假模块电阻及。2、反相器G组成；电源J^分别与第一光耦的光电二极管P极和光电三极管C极、第二光耦的光电二极管P极和光电三极管C 极、第三光耦的光电二极管P极和光电三极管C极直至第n光耦的光电二极管P极和光电三 极管C极、第一三极管^的E级连接，第一上拉电阻/ u上端与第一光耦的光电三极管E极 连接，第一下拉电阻及12下端与地连接，第二上拉电阻/^上端与第二光耦的光电三极管E极 连接，第二下拉电阻^ 22下端与地连接，第三上拉电阻/^上端与第三光耦的光电三极管E极 连接，第三下拉电阻及32下端与地连接，直至第n上拉电阻i^,上端与第n光耦的光电三极管 E极连接，第n下拉电阻/^下端与地连接，第一假模块电阻及。,上端与第一三极管^的C级连接，第二假模块电阻及。2下端与第二三极管込的<:级连接，第一本文档来自技高网...

【技术保护点】
一种输出电流标幺值加权平均的逆变器并联均流方法，其特征在于逆变器并联各模块用脉冲宽度信号来表示该模块输出电流的标幺值（输出电流占其额定电流的百分比），通过加权平均电路得到各模块标幺值的平均值，各模块的权值（以下也称为脉冲宽度信号的权值）由模块功率确定，各模块根据该平均值转换成各自的输出电流值进行输出电流调节，最终实现各模块的输出电流标幺值在允许的误差范围内相等；　具体方法为：Ｔ为基准正弦波的周期时间，定义系数σ（０＜σ＜１）、α（０＜α≤σ）、β（σ＜β＜１），各模块在／Ｒ↓［ｎ２］＞Ｒ↓［１１］／／Ｒ↓［２１］时比较器输出端公共脉冲宽度信号（ＰＵＬＳＥ）为低电平，当Ｒ↓［１２］／／Ｒ↓［２２］／／…／／Ｒ↓［ｎ２］＜Ｒ↓［１１］／／Ｒ↓［２１］时比较器输出端公共脉冲宽度信号（ＰＵＬＳＥ）为高电平，当处于低电平的脉冲宽度信号对应的上拉电阻并联值小于所有下拉电阻并联值时，比较器输出端公共脉冲宽度信号（ＰＵＬＳＥ）为低电平；所有脉冲宽度信号的权值之和为偶数并出现一些模块的功率之和恰为总功率的一半时，假模块信号（ＡＵＸ）置为低电平，均流电路中加入假模块电路（Ａ），此时当所有脉冲宽度信号为高电平使第一信号检测电路至第ｎ信号检测电路的光耦关断，比较器反相输入端电压为Ｖ↓［＿］＝Ｒ↓［１２］／／Ｒ↓［２２］／／…／／Ｒ↓［ｎ２］／／Ｒ↓［ｏ２］／（Ｒ↓［１２］／／Ｒ↓［２２］／／…／／Ｒ↓［ｎ２］／／Ｒ↓［ｏ２］＋Ｒ↓［ｏ１］）Ｖ↓［ｃｃ］，同相输入端电压为Ｖ↓［ｒｅｆ］＝１／２Ｖ↓［ｃｃ］，令Ｒ↓［１２］／／Ｒ↓［２２］／／…／／Ｒ↓［ｎ２］／／Ｒ↓［ｏ２］＜Ｒ↓［ｏ１］，比较器输出端公共脉冲宽度信号（ＰＵＬＳＥ）为高电平；当第一模块脉冲宽度信号（ＰＵＬＳＥ１）为低电平时，比较器反相输入端电压为Ｖ↓［＿］＝Ｒ↓［１２］／／Ｒ↓［２２］／／…／／Ｒ↓［ｎ２］／／Ｒ↓［ｏ２］／（Ｒ↓［１２］／／Ｒ↓［２２］／／…／／Ｒ↓［ｎ２］／／Ｒ↓［ｏ２］＋Ｒ↓［１１］／／Ｒ↓［ｏ１］）Ｖ↓［ｃｃ］同相输入端电压为Ｖ↓［ｒｅｆ］＝１／２Ｖ↓［ｃｃ］，当Ｒ↓［１２］／／Ｒ↓［２２］／／…／／Ｒ↓［ｎ２］／／Ｒ↓［ｏ２］＞Ｒ↓［１１］／／Ｒ↓［ｏ１］时比较器输出端公共脉冲宽度信号（ＰＵＬＳＥ）为低电平，当Ｒ↓［１２］／／Ｒ↓［２２］／／…／／Ｒ↓［ｎ２］／／Ｒ↓［ｏ２］＜Ｒ↓［１１］／／Ｒ↓［ｏ１］时比较器输出端公共脉冲宽度信号（ＰＵＬＳＥ...

【技术特征摘要】
1、一种输出电流标幺值加权平均的逆变器并联均流方法，其特征在于逆变器并联各模块用脉冲宽度信号来表示该模块输出电流的标幺值(输出电流占其额定电流的百分比)，通过加权平均电路得到各模块标幺值的平均值，各模块的权值(以下也称为脉冲宽度信号的权值)由模块功率确定，各模块根据该平均值转换成各自的输出电流值进行输出电流调节，最终实现各模块的输出电流标幺值在允许的误差范围内相等；具体方法为T为基准正弦波的周期时间，定义系数σ(0＜σ＜1)、α(0＜α≤σ)、β(σ＜β＜1)，各模块在αT时刻开始发送脉冲信号，取(β-α)T的时间宽度来表示模块输出电流占其额定电流的100％，若某模块输出电流占其额定电流的百分比为γ％，则该模块发送的脉冲信号的宽度为(β-α)Tγ％，通过对各模块脉冲宽度信号加权表决的方式来实现并联逆变器均流控制，从而提高均流控制精度，保证各逆变器模块输出电流标幺值在允许的误差范围内相等；各模块脉冲宽度信号加权表决的实现方法如下逆变器并联系统由第一模块、第二模块、第三模块、......、第n模块并联组成，各模块在给定时刻(αT)同时向互联线开始发送高电平脉冲信号，各模块根据各自输出电流标幺值发送不同的脉冲宽度，结束后信号变为低电平，该脉冲信号的下降沿时刻就可以代表该脉冲信号的宽度，也就可以代表各模块的输出电流标幺值，对脉冲宽度信号的加权表决实际上就是对脉冲信号的下降沿进行加权表决所有脉冲宽度信号的权值之和为非偶数时，假模块信号(AUX)置为高电平，均流电路中不加入假模块电路(A)，此时当所有信号为高电平使第一信号检测电路至第n信号检测电路的光耦关断，比较器反相输入端电压为V-＝0，同相输入端电压为<maths id=math0001 num=0001 ><math><![CDATA[ <mrow><msub> <mi>V</mi> <mi>ref</mi></msub><mo>=</mo><mfrac> <mn>1</mn> <mn>2</mn></mfrac><msub> <mi>V</mi> <mi>cc</mi></msub><mo>,</mo> </mrow>]]></math> id=icf0001 file=A2009101812990002C1.tif wi=21 he=9 top= 137 left = 115 img-content=drawing img-format=tif orientation=portrait inline=yes/></maths>比较器输出端公共脉冲宽度信号(PULSE)为高电平；当第一模块脉冲宽度信号(PULSE1)为低电平时第一光耦导通，不计光耦导通压降，比较器反相输入端电压为<maths id=math0002 num=0002 ><math><![CDATA[ <mrow><msub> <mi>V</mi> <mo>-</mo></msub><mo>=</mo><mfrac> <mrow><msub> <mi>R</mi> <mn>12</mn></msub><mo>/</mo><mo>/</mo><msub> <mi>R</mi> <mn>22</mn></msub><mo>/</mo><mo>/</mo><mo>.</mo><mo>.</mo><mo>.</mo><mo>/</mo><mo>/</mo><msub> <mi>R</mi> <mrow><mi>n</mi><mn>2</mn> </mrow></msub> </mrow> <mrow><msub> <mi>R</mi> <mn>12</mn></msub><mo>/</mo><mo>/</mo><msub> <mi>R</mi> <mn>22</mn></msub><mo>/</mo><mo>/</mo><mo>.</mo><mo>.</mo><mo>.</mo><mo>/</mo><mo>/</mo><msub> <mi>R</mi> <mrow><mi>n</mi><mn>2</mn> </mrow></msub><mo>+</mo><msub> <mi>R</mi> <mn>11</mn></msub> </mrow></mfrac><msub> <mi>V</mi> <mi>cc</mi></msub><mo>,</mo> </mrow>]]></math> id=icf0002 file=A2009101812990002C2.tif wi=54 he=9 top= 155 left = 100 img-content=drawing img-format=tif orientation=portrait inline=yes/></maths>同相输入端电压为<maths id=math0003 num=0003 ><math><![CDATA[ <mrow><msub> <mi>V</mi> <mi>ref</mi></msub><mo>=</mo><mfrac> <mn>1</mn> <mn>2</mn></mfrac><msub> <mi>V</mi> <mi>cc</mi></msub><mo>,</mo> </mrow>]]></math> id=icf0003 file=A2009101812990002C3.tif wi=20 he=8 top= 168 left = 26 img-content=drawing img-format=tif orientation=portrait inline=yes/></maths>当R12//R22//…//Rn2＞R11时比较器输出端公共脉冲宽度信号(PULSE)为低电平，当R12//R22//…//Rn2＜R11时比较器输出端公共脉冲宽度信号(PULSE)为高电平；当第一模块脉冲宽度信号(PULSE1)为低电平，第二模块脉冲宽度信号(PULSE2)为低电平时第一光耦及第二光耦导通，比较器反相输入端电压为<maths id=math0004 num=0004 ><math><![CDATA[ <mrow><msub> <mi>V</mi> <mo>-</mo></msub><mo>=</mo><mfrac> <mrow><msub> <mi>R</mi> <mn>12</mn></msub><mo>/</mo><mo>/</mo><msub> <mi>R</mi> <mn>22</mn></msub><mo>/</mo><mo>/</mo><mo>.</mo><mo>.</mo><mo>.</mo><mo>/</mo><mo>/</mo><msub> <mi>R</mi> <mrow><mi>n</mi><mn>2</mn> </mrow></msub> </mrow> <mrow><msub> <mi>R</mi> <mn>12</mn></msub><mo>/</mo><mo>/</mo><msub> <mi>R</mi> <mn>22</mn></msub><mo>/</mo><mo>/</mo><mo>.</mo><mo>.</mo><mo>.</mo><mo>/</mo><mo>/</mo><msub> <mi>R</mi> <mrow><mi>n</mi><mn>2</mn> </mrow></msub><mo>+</mo><msub> <mi>R</mi> <mn>11</mn></msub><mo>/</mo><mo>/</mo><msub> <mi>R</mi> <mn>21</mn></msub> </mrow></mfrac><msub> <mi>V</mi> <mi>cc</mi></msub><mo>,</mo> </mrow>]]></math> id=icf0004 file=A2009101812990002C4.tif wi=62 he=9 top= 193 left = 115 img-content=drawing img-format=tif orientation=portrait inline=yes/></maths>当R12//R22//…//Rn2＞R11//R21时比较器输出端公共脉冲宽度信号(PULSE)为低电平，当R12//R22//…//Rn2＜R11//R21时比较器输出端公共脉冲宽度信号(PULSE)为高电平，当处于低电平的脉冲宽度信号对应的上拉电阻并联值小于所有下拉电阻并联值时，比较器输出端公共脉冲宽度信号(PULSE)为低电平；所有脉冲宽度信号的权值之和为偶数并出现一些模块的功率之和恰为总功率的一半时，假模块信号(AUX)置为低电平，均流电路中加...

【专利技术属性】
技术研发人员：马运东，季晓兰，王爽，
申请(专利权)人：南京航空航天大学，
类型：发明
国别省市：84[中国|南京]