布线结构、具有该布线结构的半导体器件及其制造方法技术

本发明专利技术披露了一种布线结构、一种具有该结构的半导体器件及其制造方法。该布线结构包括：第一金属层；在第一金属层上的第二金属层；第一金属层和第二金属层之间的绝缘层；以及形成在绝缘层中的金属通孔图样，该金属通孔图样将第一和第二金属层彼此电连接。该金属通孔图样包括多个彼此隔开的金属通孔，并且每个金属通孔包括在垂直方向上延伸的垂直通孔线和在水平方向上延伸并与垂直通孔线交叉的水平通孔线。布线结构可以实现最小化的芯片缺陷、绝缘层中更少的裂纹、半导体芯片的占用区域的有效利用以及减小的芯片尺寸和降低的制造成本。

【技术实现步骤摘要】

本专利技术涉及所有使用引线4建合(wire bonding )的产品，更具体 地，涉及一种半导体芯片的布线结构、 一种具有该布线结构的半导 体器件及其制造方法。
技术介绍
电连接或物理连接至半导体芯片的下层电路(underlying circuit)的引线键合被用来将特定的半导体芯片连接至封装元件， i者如印刷电^各^反(Printed Circuit Boards, PCBs )或陶瓷冲莫块(ceramic modules )。结合焊点(bonding pad)对应于芯片封装和包含在半导体芯片 中的集成电路之间的界面。为了传输功率、连4妄至4妄地平面、或将 输入/输出信号传送至芯片器件并从芯片器件传送输入/输出信号， 需要大量的结合焊点。将线连接至结合焊点和芯片封装，从而将芯 片和封装彼此电连接。随着半导体集成技术近期的发展，芯片中结 合焊点的面积的相对比例正逐步增加。然而，在半导体芯片〗吏用如 上所述的引线键合型封装的情况下，如果晶体管出现在结合焊点之 下，该晶体管可能会被在$I线键合的过程中使用的结合力而产生的应力所损伤或破坏。由于这个原因，不在布置结合焊点的区域下设 置晶体管是重要的。因此，结合焊点的占有区域可能减少每个晶片基底(wafer basis )上的芯片的数量。
技术实现思路
因此，本专利技术针对一种布线结构、 一种具有该布线结构的半导 体器件及其制造方法，该布线结构、具有该布线结构的半导体器件一个或多个问题。本专利技术的一个目的在于纟是供一种布线结构、 一种具有该布线结 构的半导体器件及其制造方法，其中，金属通孔图样形成在结合焊 点(此处，结合焊点可以作为半导体器件的最上金属层)之下并用 来降低、更均匀地分配或承受在引线键合过程中施加至集成电路的 应力，从而允许集成电路位于或甚至设置在结合焊点之下。本专利技术的其他优点、目的和特4正一部分将在下文中阐述， 一部 分对于本领域的^支术人员而言通过下文的实一睑将变得显而易见或 者可以从本专利技术的实践中获得。通过所写的说明书及其权利要求以 及附图中特别指出的结构，可以了解和获知本专利技术的这些目的和其 他优点。为了实现这些目的和其他优点以及根据本专利技术的目的，如在本 文中所体现和概，括描述的， 一种布线结构可以包括第一金属层；在第一金属层上的绝缘层；在绝缘层中的金属通孔图样，该金属通 孔图样被电连接至第一金属层，其中，金属通孔图样包括多个彼此 隔开的金属通孔，而每个金属通孔包括在垂直方向上延伸的垂直通 孔线和在水平方向上延伸并与垂直通孔线交叉的水平通3L线；以及 在绝缘层和金属通孔图样上的第二金属层。才艮据本专利技术的另一方面，半导体器件可以包4舌集成电路衬底； 在集成电路衬底上的第一金属层；在第一金属层上的绝缘层；在绝 缘层中的金属通孔图样，该金属通孔图样被电连接至第 一金属层， 其中，金属通孔图样包括多个彼此隔开的金属通孔，每个金属通孔 包括在垂直方向上延伸的垂直通孔线和在水平方向延伸并与垂直 通孔线交叉的水平通孔线；在绝缘层和金属通孔图样上的第二金属 层。根据本专利技术的另外的方面， 一 种用于制造半导体器件的方法可 以包括制备集成电路衬底；在集成电路衬底上形成第一金属层； 在第 一金属层上形成绝缘层；以及在绝缘层中形成金属通孔图样， 该金属通孔图样被电连接至第一金属层，其中，金属通孔图样包括 多个彼此隔开的金属通孔，每个金属通孔包括在垂直方向上延伸的 垂直通孔线和在水平方向上延伸并与垂直通孔线交叉的水平通孔 线。可以理解的是，本专利技术的上述总体描述和以下的具体描述都是 示例性的和说明性的，并且旨在提供对所要求的本专利技术的进一步解 释。附图说明附图被包括用来4是供对本专利技术的进一步理解，并结合于此而构 成本申i青的 一部分。本专利技术的示例性实施例连同描述都用来解释本专利技术的原理。在附图中图1是示出了才艮据本专利技术的示例性布线结构的平面图； 图2是沿着图1的线I-I，截取的横截面图；以及图3是示出了关于图1中所示的金属通孔图样的金属通孔的示 例性数值的视图。具体实施例方式现在将详细地参照本专利技术的优选实施方式,附图中示出了多个 示例性实施例。在所有可能的地方，在整个附图中4吏用相同的标号 以表示相同或相似的部件。在下文中，将参照附图描述根据本专利技术实施例的一种示例性布 线结构以及一种具有该示例性布线结构的半导体器件。图1是示出了#4居本专利技术的示例性布线结构的平面图或布局 图；图2是沿着图1的线I-I，截取的横截面图。参照图1和图2，才艮据本专利技术的布线结构包括第一金属层20、 绝缘层30、第二金属层40和金属通孔图样56。此外，具有上述布 线结构的半导体器件还可以包括集成电路衬底10和钝化层60。首先，在集成电路邱十底10上形成第一金属层20。集成电^各坤于 底IO包括可以包括本体硅(bulk silicon)(例如非晶硅、多晶硅 和/或外延硅)的半导体衬底、半导体晶片(例如单晶硅晶片)、绝 纟彖体上石圭(silicon曙on-insulator， SOI) 4于底或包含SiGe、 Ge、 GaAs、 GaP、 InAs或InP的衬底。集成电路衬底10还可以进一步包括集成 电路结构(如此处所述)和一层或一层以上金属布线，该金属布线 被绝缘层(例如，层间电介质)覆盖，在该绝缘层上形成第一金属 层20之前可以将其平坦化(例如，通过化学机械抛光)。在第一金属层20之上形成第二金属层40。在后段制程(Back-End-Of-Line, BEOL)互联技术中，第二金 属层40是一层作为顶部互联级金属层(top interconnection level metal layer)制造的最上金属层。第二金属层40相当于结合焊点。 同样，第 一金属层20相当于在最上金属层40前形成的第二级到末级金属层。在第二金属层40之前在第 一金属层20上形成绝缘层30。例如， 绝缘层30可以包括一层或一层以上Si02膜(可以由诸如正石圭酸乙 酯(TEOS)或硅烷的前驱体形成)、SiNx膜、SiON膜、磷硅酸盐 玻璃(PSG )膜、硼磷硅酸盐玻璃(BPSG )膜、包含Fe的Si02膜， 或各种类型的具有相对低的介电常数的low-k膜的任意一种，诸如 氟硅酸盐玻璃(fluorosilicate glass, FSG )或硅碳氧化物(SiOC, 可以是氢化SiOC [SiOCH])。金属通孔图样56形成在绝纟彖层30中并用来将第一金属层20 和第二金属层40彼此电连接。金属通孔图样56包括多个彼此隔开 的金属通孔50。每个金属通孔50包括垂直通孔线52和水平通孔线 54。垂直通孔线52在垂直方向上延伸，而7jc平通^L线54在7JC平方 向上与垂直通孔线52交叉延伸。虽然在垂直通孔线52和水平通孔 线54的交叉处用正方形示出了 交叉区i^， ^旦由于金属通孔50 通常是一个整体结构，所以通常交叉，，区域不是一个清楚的结构。 :换句话3兌，可以i人为金属通3L 50具有在中心基本上为正方形(或 者矩形)的部分，以及/人该处延伸的基本上为矩形的部分。虽然示 出了4个这样的矩形部分，^f旦是金属通孔50可以具有更多(例如， 6个或8个)或更少(例如，3个)这4f的矩形部分，并且示出的 矩形部分可以具有各种形状本文档来自技高网...

【技术保护点】
一种布线结构，包括：　第一金属层；　绝缘层，在所述第一金属层上；　金属通孔图样，在所述绝缘层中，被电连接到所述第一金属层，　其中，所述金属通孔图样包括多个彼此隔开的金属通孔，并且每个所述金属通孔包括在垂直方向上延伸的垂直通孔线和在水 平方向上延伸并与所述垂直通孔线交叉的水平通孔线；以及　第二金属层，在所述绝缘层和所述金属通孔图样上。

【技术特征摘要】
KR 2008-9-22 10-2008-00927071.一种布线结构，包括第一金属层；绝缘层，在所述第一金属层上；金属通孔图样，在所述绝缘层中，被电连接到所述第一金属层，其中，所述金属通孔图样包括多个彼此隔开的金属通孔，并且每个所述金属通孔包括在垂直方向上延伸的垂直通孔线和在水平方向上延伸并与所述垂直通孔线交叉的水平通孔线；以及第二金属层，在所述绝缘层和所述金属通孔图样上。2. 根据权利要求1所述的布线结构, 述水平通孔线具有相同的厚度。3. 根据权利要求2所述的布线结构， 50 jum范围内。4. 根据权利要求1所述的布线结构， 述水平通孔线具有相同的长度。其中，所述垂直通3L线和所 其中，所述厚度在0.1卿至 其中，所述垂直通3L线和所5. 根据权利要求4所述的布线结构，其中，所述长度在0.3岬至 250 jL/m范围内。6. 根据权利要求2所述的布线结构，其中，所述金属通孔中的相 邻垂直线和相邻水平线之间的垂直距离和水平距离是彼此相 等的。7. 根据权利要求6所述的布线结构，其中，所述水平距离是所述 厚度的1.1至3倍。8. 根据权利要求1所述的布线结构，其中，所述金属通孔图样占 在所述第一金属层和所述第二金属层之间的所述绝缘层的全 部区域的1%至80%的范围。9. 根据权利要求1所述的布线结构，其中，所述垂直通孔线、所 述垂直方向、所述水平通孔线和所述水平方向在与所述第一金 属层下方的集成电路衬底平行的第 一和第二平面内，并且所述 水平方向...

【专利技术属性】
技术研发人员：李玟炯，
申请(专利权)人：东部高科股份有限公司，
类型：发明
国别省市：KR[韩国]