【技术实现步骤摘要】
本申请涉及半导体，尤其涉及一种inp基dhbt材料结构的制备方法。
技术介绍
1、磷化铟(indium phosphide，inp)基双异质结双极晶体管(doubleheterojunction bipolar transistor，dhbt)器件可制备成为功率放大器、振荡器、混频器等，广泛应用于数据通信、雷达探测、制导武器、航天卫星、安检及生物医学等领域。外延材料为inp基dhbt的核心组成部分，是决定器件性能的关键因素。外延生长方法主要包括金属有机化学气相沉积(metal organic chemical vapor deposition，mocvd)和分子束外延(molecular beam epitaxy，mbe)，其中mocvd具备温度稳定性好、控制精度高、生长周期短、产量高等优点，因此非常适合inp基dhbt材料的生长。
2、inp基dhbt材料结构由发射区接触层、发射区层、基区层、集电区层、集电区接触层等外延层组成。基区是inp基dhbt材料的核心层，采用p型高掺杂ingaas材料，掺杂元素主要为zn、be和c。然而，zn和be的扩散系数较大，影响器件性能，不宜作为inp基dhbt的掺杂元素。c的扩散系数较小，几乎不扩散，因此通常选择c作为基区掺杂元素。但基区掺c受到两种效应制约，降低激活率(基区浓度与完全激活浓度的比值)。
3、首先，h钝化效应如图1所示，mocvd生长过程中产生大量h，基区c原子容易与h原子形成化学键，降低基区载流子浓度。通常可通过退火工艺破坏c-h键来激活c原子，不同的
4、在实现本申请实施例过程中，发现相关技术中至少存在如下技术问题：
5、h钝化效应和c移位效应共同降低基区c原子的激活率，严重影响inp基dhbt的器件性能。
技术实现思路
1、本申请实施例提供了一种inp基dhbt材料结构的制备方法，以解决h钝化效应和c移位效应共同降低基区c原子的激活率，严重影响inp基dhbt的器件性能的问题。该方法包括：
2、采用mocvd工艺在衬底上依次生长非掺inp缓冲层、非掺ingaas腐蚀阻挡层、高掺n型ingaas集电区接触层、低掺n型inp集电区层、低掺n型ingaasp能带渐变层、高掺p型ingaas基区层、低掺n型inp退火覆盖层；
3、采用常压原位退火工艺对所述低掺n型inp退火覆盖层进行退火处理；
4、在设定生长条件下，在所述低掺n型inp退火覆盖层上依次生长低掺n型inp发射区层和高掺n型ingaas发射区接触层；其中，所述设定生长条件对应的温度小于或等于所述退火处理过程对应的温度；所述设定生长条件对应的生长速度大于所述低掺n型inp发射区层和所述高掺n型ingaas发射区接触层之外各层的生长速度。
5、在一种可能的实现方式中，所述采用常压原位退火工艺对所述低掺n型inp退火覆盖层进行退火处理包括：
6、在载气为氮气、退火温度为500℃～570℃、压力为900mbar～1000mbar的条件下，持续退火处理过程3min～10min。
7、在一种可能的实现方式中，所述设定生长条件对应的温度为470℃～520℃，生长速率为1.5nm/s～2.5nm/s。
8、在一种可能的实现方式中，在所述生长高掺n型ingaas集电区接触层之前，还包括：
9、采用mocvd工艺在衬底上生长非掺inp缓冲层和非掺ingaas腐蚀阻挡层，以在所述非掺ingaas腐蚀阻挡层之上生长所述生长高掺n型ingaas集电区接触层。
10、在一种可能的实现方式中，在所述低掺n型inp退火覆盖层上依次生长低掺n型inp发射区层和高掺n型ingaas发射区接触层之后，还包括：
11、在载气为氮气的条件下降低至设定温度，并将inp基dhbt材料结构从生长设备中取出；其中，所述设定温度根据室内温度确定。
12、在一种可能的实现方式中，所述衬底为3英寸(100)晶面偏角为0度的半绝缘型inp材料；所述衬底的厚度为600μm～650μm；
13、所述非掺inp缓冲层的厚度为0.1μm～0.3μm；
14、所述非掺ingaas腐蚀阻挡层的厚度为20nm～80nm。
15、在一种可能的实现方式中，所述高掺n型ingaas集电区接触层的厚度为0.2μm～0.4μm；掺杂元素为si；掺杂浓度为5e18cm-3～5e19cm-3；
16、所述低掺n型inp集电区层的厚度为0.2μm～0.3μm；掺杂元素为si；掺杂浓度为5e15cm-3～5e16cm-3。
17、在一种可能的实现方式中，所述低掺n型ingaasp能带渐变层的厚度为20nm～60nm；掺杂元素为si；掺杂浓度为2e16cm-3～2e17cm-3。
18、在一种可能的实现方式中，所述高掺p型ingaas基区层的厚度为20nm～80nm；掺杂元素为c；掺杂浓度为1e19cm-3～1e20cm-3。
19、在一种可能的实现方式中，所述低掺n型inp退火覆盖层的厚度为5nm～10nm；掺杂元素为si；掺杂浓度为1e17cm-3～1e18cm-3。
20、在一种可能的实现方式中，所述低掺n型inp发射区层的厚度为30nm～100nm；掺杂元素为si；掺杂浓度为1e17cm-3～1e18cm-3；
21、所述高掺n型ingaas发射区接触层的厚度为50nm～100nm；掺杂元素为te；掺杂浓度为5e18cm-3～5e19cm-3。
22、本申请实施例提供一种inp基dhbt材料结构的制备方法，通过mocvd外延生长技术，依次在衬底上生长高掺n型ingaas集电区接触层、低掺n型inp集电区层、低掺n型ingaasp能带渐变层、高掺p型ingaas基区层、低掺n型inp退火覆盖层、低掺n型inp发射区层和高掺n型ingaas发射区接触层。其中，在基区和发射区之间设置低掺n型inp退火覆盖层，并在基区层上生长退火覆盖层后，采用常压原位退火工艺对低掺n型inp退火覆盖层进行处理，以断裂c-h键并激活c原子。同时，优化低掺n型inp发射区层和高掺n型ingaas发射区接触层的生长条件，在低温高速条件下生长低掺n型inp发射区层和高掺n型ingaas发射区，能够降低基区c移位效应，从而进一步提高基区的掺杂浓度和激活率。综上，在基区和发射区之间设置低掺n型inp退火覆盖层，对低掺n型inp退火覆盖层进行常压原位退火处理，并优化发射区层的生长条件，有效提高了基区掺c的激活率，从而在基于inp基dhbt材料结构制作成dhbt器件后，提升inp基dhbt器件性能。
本文档来自技高网...【技术保护点】
1.一种InP基DHBT材料结构的制备方法，其特征在于，包括：
2.根据权利要求1所述的InP基DHBT材料结构的制备方法，其特征在于，所述采用常压原位退火工艺对所述低掺N型InP退火覆盖层进行退火处理包括：
3.根据权利要求1所述的InP基DHBT材料结构的制备方法，其特征在于，所述设定生长条件对应的温度为470℃～520℃，生长速率为1.5nm/s～2.5nm/s。
4.根据权利要求1所述的InP基DHBT材料结构的制备方法，其特征在于，在所述生长高掺N型InGaAs集电区接触层之前，还包括：
5.根据权利要求1至4任一项所述的InP基DHBT材料结构的制备方法，其特征在于，在所述低掺N型InP退火覆盖层上依次生长低掺N型InP发射区层和高掺N型InGaAs发射区接触层之后，还包括：
6.根据权利要求1所述的InP基DHBT材料结构的制备方法，其特征在于，所述衬底为3英寸(100)晶面偏角为0度的半绝缘型InP材料；所述衬底的厚度为600μm～650μm。
7.根据权利要求1所述的InP基DHBT材料结构
8.根据权利要求1所述的InP基DHBT材料结构的制备方法，其特征在于，所述低掺N型InGaAsP能带渐变层的厚度为20nm～60nm；掺杂元素为Si；掺杂浓度为2e16cm-3～2e17cm-3；
9.根据权利要求1所述的InP基DHBT材料结构的制备方法，其特征在于，所述低掺N型InP退火覆盖层的厚度为5nm～10nm；掺杂元素为Si；掺杂浓度为1e17cm-3～1e18cm-3。
10.根据权利要求1所述的InP基DHBT材料结构的制备方法，其特征在于，所述低掺N型InP发射区层的厚度为30nm～100nm；掺杂元素为Si；掺杂浓度为1e17cm-3～1e18cm-3；
...【技术特征摘要】
1.一种inp基dhbt材料结构的制备方法，其特征在于，包括：
2.根据权利要求1所述的inp基dhbt材料结构的制备方法，其特征在于，所述采用常压原位退火工艺对所述低掺n型inp退火覆盖层进行退火处理包括：
3.根据权利要求1所述的inp基dhbt材料结构的制备方法，其特征在于，所述设定生长条件对应的温度为470℃～520℃，生长速率为1.5nm/s～2.5nm/s。
4.根据权利要求1所述的inp基dhbt材料结构的制备方法，其特征在于，在所述生长高掺n型ingaas集电区接触层之前，还包括：
5.根据权利要求1至4任一项所述的inp基dhbt材料结构的制备方法，其特征在于，在所述低掺n型inp退火覆盖层上依次生长低掺n型inp发射区层和高掺n型ingaas发射区接触层之后，还包括：
6.根据权利要求1所述的inp基dhbt材料结构的制备方法，其特征在于，所述衬底为3英寸(100)晶面偏角为0度的半绝缘型in...
【专利技术属性】
技术研发人员：张宇，王义虎，陈宏泰，房玉龙，
申请(专利权)人：中国电子科技集团公司第十三研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。