半导体器件制造技术

一种半导体器件包括：包括第一区域和第二区域的衬底、位于衬底的第一区域上的第一栅极结构、位于衬底的与第一栅极结构相邻的部分上的第一源极/漏极层、位于衬底的第二区域上的第二栅极结构、位于衬底的与第二栅极结构相邻的部分上的第二源极/漏极层、第一接触插塞以及第二接触插塞。第一接触插塞包括位于第一源极/漏极层上的第一金属硅化物图案以及位于第一金属硅化物图案上的第一导电图案。第一金属硅化物图案包括第一金属的硅化物和不同于第一金属的第二金属的硅化物。第二接触插塞包括位于第二源极/漏极层上的第二金属硅化物图案以及位于第二金属硅化物图案上的第二导电图案。第二金属硅化物图案包括第一金属的硅化物和第二金属的硅化物。包括在第一金属硅化物图案中的第一金属与第二金属的第一比率不同于包括在第二金属硅化物图案中的第一金属与第二金属的第二比率。

【技术实现步骤摘要】

示例实施例涉及半导体器件。更具体地，示例实施例涉及具有接触插塞的半导体器件。

技术介绍

1、在晶体管中，可以形成包括金属硅化物的欧姆接触结构，以便降低包括半导体材料的源极/漏极层与源极/漏极层上的包括金属的接触插塞之间的电阻。欧姆接触结构的材料可以被优化为使得源极/漏极层与接触插塞之间的电阻可以根据包括在源极/漏极层中的半导体材料的具体类型而被有效地减小。

技术实现思路

1、根据示例实施例，提供了一种半导体器件。所述半导体器件可以包括：衬底，所述衬底包括第一区域和第二区域；第一栅极结构，所述第一栅极结构位于所述衬底的所述第一区域上；第一源极/漏极层，所述第一源极/漏极层位于所述衬底的与所述第一栅极结构相邻的部分上；第二栅极结构，所述第二栅极结构位于所述衬底的所述第二区域上；第二源极/漏极层，所述第二源极/漏极层位于所述衬底的与所述第二栅极结构相邻的部分上；第一接触插塞，所述第一接触插塞包括位于所述第一源极/漏极层上的第一金属硅化物图案以及位于所述第一金属硅化物图案上的第一导电图案，所述第一金属硅化物图案包括第本文档来自技高网...

【技术保护点】

1.一种半导体器件，所述半导体器件包括：

2.根据权利要求1所述的半导体器件，其中，所述第一金属的功函数大于所述第二金属的功函数，并且

3.根据权利要求2所述的半导体器件，其中，所述第一源极/漏极层包括掺杂有p型杂质的硅锗，并且所述第二源极/漏极层包括掺杂有n型杂质的硅或碳化硅。

4.根据权利要求1所述的半导体器件，所述半导体器件还包括位于所述第一金属硅化物图案与所述第一导电图案之间的第一金属层，所述第一金属层包括所述第二金属。

5.根据权利要求4所述的半导体器件，其中，所述第一金属硅化物图案的更靠近所述第一金属层的第一部分的所述第二金属的...

【技术特征摘要】

1.一种半导体器件，所述半导体器件包括：

2.根据权利要求1所述的半导体器件，其中，所述第一金属的功函数大于所述第二金属的功函数，并且

3.根据权利要求2所述的半导体器件，其中，所述第一源极/漏极层包括掺杂有p型杂质的硅锗，并且所述第二源极/漏极层包括掺杂有n型杂质的硅或碳化硅。

4.根据权利要求1所述的半导体器件，所述半导体器件还包括位于所述第一金属硅化物图案与所述第一导电图案之间的第一金属层，所述第一金属层包括所述第二金属。

5.根据权利要求4所述的半导体器件，其中，所述第一金属硅化物图案的更靠近所述第一金属层的第一部分的所述第二金属的浓度大于所述第一金属硅化物图案的更远离所述第一金属层的第二部分的所述第二金属的浓度。

6.根据权利要求1所述的半导体器件，所述半导体器件还包括位于所述第二金属硅化物图案与所述第二导电图案之间的第二金属层，所述第二金属层包括所述第一金属，

7.根据权利要求1所述的半导体器件，其中，所述第一金属硅化物图案和所述第一导电图案彼此直接接触，并且

8.根据权利要求1所述的半导体器件，其中，所述第一金属硅化物图案包括在基本垂直于所述衬底的上表面的竖直方向上顺序堆叠的第一下部部分和第一上部部分，所述第一下部部分包括所述第一金属的硅化物，并且所述第一上部部分包括所述第二金属的硅化物，并且

9.根据权利要求8所述的半导体器件，其中，所述第一上部部分和所述第二上部部分中的每一者还包括所述第一金属的硅化物，并且

10.根据权利要求8所述的半导体器件，其中，所述第一下部部分...

【专利技术属性】
技术研发人员：金成焕，金完敦，朴俊起，李贤培，崔孝锡，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：