一种资源可配置的Sigma-Delta ADC及采集电路制造技术

技术编号:41312892 阅读:7 留言:0更新日期:2024-05-13 14:55
本技术公开了一种资源可配置的Sigma‑Delta ADC及采集电路,包括可配置时钟,以及依次连接的环路滤波器、量化器和数字滤波器;还包括数模转换器,所述量化器的输出端、所述数模转换器和所述环路滤波器输入端依次连接;所述可配置时钟具有高频和低频两种工作模式,其输出端分别与所述环路滤波器和量化器连接。通过本技术公开的资源可配置的Sigma‑Delta ADC及采集电路,能够利用不同的过采样率,在具备高噪声抑制能力的同时提高的电源利用效率。

【技术实现步骤摘要】

本技术涉及集成电路,具体为一种资源可配置的sigma-delta adc及采集电路。


技术介绍

1、目前,再多种工业测量场景应用如温度测量、压力测量和工业自动化监测等及医疗应用如心电图测量(ecg)、脑电图测量(eeg)和远程医疗等都需要低功耗高精度的模数转换器(analog to digital converter,adc)。

2、按照采样频率可以将adc转换器分为两类,第一类adc转换器是以奈奎斯特率对输入信号进行采样,即f=2f,其中,f是输入信号的带宽,f则是采样频率。第二类adc转换器,与第一类adc转换器有所不同,其对输入信号的采样频率远远高于输入信号的奈奎斯特频率,因此被称之为过采样adc转换器,即sigma-delta adc。sigma-delta adc由sigma-delta调制器和数字抽取滤波器组成。

3、较高的过采样率会带来很高的采样频率,以及增加电路功耗。现有通用的sigma-delta adc,对于不同的输入信号,采用单一的时钟频率,整个系统的工作时的功耗恒定。因此,为了进一步降低功耗,可以对于输入信号较低的应用场景,降低过采样率,在能保证转换精度的同时进一步降低功耗,并且电路结构也需要适合适应频率的变化。


技术实现思路

1、本技术所要解决的技术问题在于:解决现有的sigma-delta adc只能使用单一的时钟频率的问题。

2、为解决上述技术问题,本技术提供如下技术方案:

3、一种资源可配置的sigma-delta adc,包括可配置时钟(100),以及依次连接的环路滤波器(200)、量化器(300)和数字滤波器(400);还包括数模转换器(500),所述量化器(300)的输出端、所述数模转换器(500)和所述环路滤波器(200)输入端依次连接;所述可配置时钟(100)具有高频和低频两种工作模式,其输出端分别与所述环路滤波器(200)和量化器(300)连接。

4、优点:通过一个具有带有分频器选择的可配置时钟电路,利用不同的过采样率,在具备高噪声抑制能力的同时提高的电源利用效率。

5、在本技术的一实施例中,所述可配置时钟(100)包括频率选择器(110)以及与所述频率选择器(110)输出端连接的两相非交叠时钟(120);

6、其中,所述频率选择器(110)包括传输门控制开关s1、s2、分频器(111)和反相器d1;每个传输门控制开关均由nmos和pmos并联而成;传输门控制开关s1、s2的门控制信号rst-n和rst的相位相反;以及传输门控制开关s1、s2的输出端与分频器(111)连接,所述分频器(111)的输出端与反相器d1的输入端连接,以及反相器d1的输出端与所述两相非交叠时钟(120)的输入端连接。

7、在本技术的一实施例中,所述两相非交叠时钟(120)包括第一相非交叠时钟电路(121)、第二相非交叠时钟电路(122)和反相器d2;

8、所述第一相非交叠时钟电路(121)包括与非门n1、n2、延迟电路d1、d2、反相器d3、d4、d5、d6和d7;

9、与非门n1的第一输入端与反相器d2的输入端连接,输出端与延迟电路d1输入端连接;反相器d3、d4、d5依次连接,反相器d3的输入端与延迟电路d1的输出端连接,反相器d5的输出端与开关φ1连接;与非门2的第一、第二输入端分别与与非门n1的输出端和延迟电路d1的输出端连接,输出端依次连接反相器d6、延迟电路d2和反相器d7,反相器d7的输出端与开关φ1d连接;

10、所述第二相非交叠时钟电路(122)包括与非门n3、n4、延迟电路d3、d4、反相器d8、d9、d10、d11和d12;

11、与非门n3的第一输入端与反相器d2的输出端连接,第二输入端与延迟电路d2的输出端连接,输出端与延迟电路d3和与非门n4的第一输入端连接;延迟电路d3的输出端和与非门n4的第二输入端连接;反相器d8、延迟电路d4和反相器d9依次连接,反相器d8的输入端与与非门n4的输出端连接,反相器d9的输出端与开关φ2d连接;反相器d10、d11和d12依次连接,反相器d10的输入端与延迟电路d3的输出端连接,反相器d12的输出端与开关φ2连接。

12、在本技术的一实施例中,所述环路滤波器(200)包括依次连接的前级电路(210)、第一级积分器(220)、第二级积分器(230)、第三级积分器(240)和无源加法器(250);以及所述无源加法器(250)的输出端与所述量化器(300)的输入端连接。

13、在本技术的一实施例中,所述第一级积分器(220)包括采样电容c111、c112、积分电容c121、c122、第一级运算放大器opa1、第一开关φ1-1、φ1-2、第二开关φ2-1、φ2-2、第三开关φ1d2、φ1d3、第四开关φ2d2、φ2d3;

14、采样电容c111一端与前级电路(210)连接,另一端依次与第二开关φ2-1、第一级运算放大器opa1的反相输入端连接,第三开关φ1d2一端与第一级运算放大器opa1的反相输出端连接,另一端与第四开关φ2d2连接,第四开关φ2d2的另一端接地;第一开关φ1-1的一端与采样电容c111和第二开关φ2-1连接,另一端接地;

15、采样电容c112一端与前级电路(210)连接,另一端依次与第二开关φ2-2、第一级运算放大器opa1的同相输入端连接,第三开关φ1d3的一端与第一级运算放大器opa1的同相输出端连接,另一端与第四开关φ2d3连接,第四开关φ2d3另一端接地;第一开关φ1-2的一端与采样电容c112和第二开关φ2-2连接,另一端接地;

16、积分电容c121的两端分别连接第一级运算放大器opa1的反相输入和输出端,积分电容c122的两端分别连接第一级运算放大器opa1的同相输入和输出端。

17、在本技术的一实施例中,所述第三级积分器(240)包括采样电容c311、c312、第一开关φ1-5、φ1-6、φ1-7、φ1-8第二开关φ2-5、φ2-6、φ2-7、φ2-8、第三级运算放大器opa3、积分电容c321、c322;

18、采样电容c311一端与第二级积分器(230)中的第四开关φ2d4连接,另一端依次连接第二开关φ2-5、第三级运算放大器opa3的反相输入端、第一开关φ1-7和第二开关φ2-7,第二开关φ2-7的另一端接地,以及第一开关φ1-5一端与采样电容c311和第二开关φ2-5连接,另一端接地;

19、采样电容c312一端与第二级积分器(230)中的第四开关φ2d5连接,另一端依次连接第二开关φ2-6、第三级运算放大器opa3的同相输入端、第一开关φ1-8和第二开关φ2-8,第二开关φ2-8的另一端接地,以及第一开关φ1-6的一端与采样电容c312和第二开关φ2-6连接,另一端接地;

20、积分电容c321的两端分别与第三级本文档来自技高网...

【技术保护点】

1.一种资源可配置的Sigma-Delta ADC,其特征在于,包括可配置时钟(100),以及依次连接的环路滤波器(200)、量化器(300)和数字滤波器(400);还包括数模转换器(500),所述量化器(300)的输出端、所述数模转换器(500)和所述环路滤波器(200)输入端依次连接;所述可配置时钟(100)具有高频和低频两种工作模式,其输出端分别与所述环路滤波器(200)和量化器(300)连接。

2.根据权利要求1所述的资源可配置的Sigma-Delta ADC,其特征在于,所述可配置时钟(100)包括频率选择器(110)以及与所述频率选择器(110)输出端连接的两相非交叠时钟(120);

3.根据权利要求2所述的资源可配置的Sigma-Delta ADC,其特征在于,所述两相非交叠时钟(120)包括第一相非交叠时钟电路(121)、第二相非交叠时钟电路(122)和反相器D2;

4.根据权利要求3所述的资源可配置的Sigma-Delta ADC,其特征在于,所述环路滤波器(200)包括依次连接的前级电路(210)、第一级积分器(220)、第二级积分器(230)、第三级积分器(240)和无源加法器(250);以及所述无源加法器(250)的输出端与所述量化器(300)的输入端连接。

5.根据权利要求4所述的资源可配置的Sigma-Delta ADC,其特征在于,所述第一级积分器(220)包括采样电容C111、C112、积分电容C121、C122、第一级运算放大器OPA1、第一开关Φ1-1、Φ1-2、第二开关Φ2-1、Φ2-2、第三开关Φ1d2、Φ1d3、第四开关Φ2d2、Φ2d3;

6.根据权利要求4所述的资源可配置的Sigma-Delta ADC,其特征在于,所述第三级积分器(240)包括采样电容C311、C312、第一开关Φ1-5、Φ1-6、Φ1-7、Φ1-8第二开关Φ2-5、Φ2-6、Φ2-7、Φ2-8、第三级运算放大器OPA3、积分电容C321、C322;

7.根据权利要求4所述的资源可配置的Sigma-Delta ADC,其特征在于,所述无源加法器(250)包括第一开关Φ1-9至Φ1-11、第二开关Φ2-9至Φ2-11、电容Ca1-1、Ca2-1、Ca3-1和电容CB4-1;

8.根据权利要求4所述的资源可配置的Sigma-Delta ADC,其特征在于,所述无源加法器(250)还包括第一开关Φ1-13至Φ1-14、第二开关Φ2-12至Φ2-14、电容Ca1-2、Ca2-2、Ca3-2和电容CB4-2;

9.根据权利要求4所述的资源可配置的Sigma-Delta ADC,其特征在于,所述量化器(300)包括MOS管M1-M9;

10.根据权利要求9所述的资源可配置的Sigma-Delta ADC,其特征在于,所述量化器(300)还包括与非门N5、锁存器S1和S2;

11.一种采集电路,其特征在于,应用权利要求1-10任一所述的所述的资源可配置的Sigma-Delta ADC,还包括振荡器(600)、放大器(700)和传感器(800);所述振荡器(600)与所述可配置时钟(100)连接;所述传感器(800)与所述放大器(700),所述放大器(700)与所述环路滤波器(200)连接。

...

【技术特征摘要】

1.一种资源可配置的sigma-delta adc,其特征在于,包括可配置时钟(100),以及依次连接的环路滤波器(200)、量化器(300)和数字滤波器(400);还包括数模转换器(500),所述量化器(300)的输出端、所述数模转换器(500)和所述环路滤波器(200)输入端依次连接;所述可配置时钟(100)具有高频和低频两种工作模式,其输出端分别与所述环路滤波器(200)和量化器(300)连接。

2.根据权利要求1所述的资源可配置的sigma-delta adc,其特征在于,所述可配置时钟(100)包括频率选择器(110)以及与所述频率选择器(110)输出端连接的两相非交叠时钟(120);

3.根据权利要求2所述的资源可配置的sigma-delta adc,其特征在于,所述两相非交叠时钟(120)包括第一相非交叠时钟电路(121)、第二相非交叠时钟电路(122)和反相器d2;

4.根据权利要求3所述的资源可配置的sigma-delta adc,其特征在于,所述环路滤波器(200)包括依次连接的前级电路(210)、第一级积分器(220)、第二级积分器(230)、第三级积分器(240)和无源加法器(250);以及所述无源加法器(250)的输出端与所述量化器(300)的输入端连接。

5.根据权利要求4所述的资源可配置的sigma-delta adc,其特征在于,所述第一级积分器(220)包括采样电容c111、c112、积分电容c121、c122、第一级运算放大器opa1、第一开关φ1-1、φ1-2、第二开关φ2-1、φ2-2、第三开关φ1d2、φ1d3、第四开...

【专利技术属性】
技术研发人员:许磊王钢陈栋梁谢东成
申请(专利权)人:微纳感知合肥技术有限公司
类型:新型
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1